芯片闭锁效应原因及避免

mos工艺芯片可能出现的闭锁效应导致芯片烧坏等问题

提示：这里可以添加系列文章的所有文章的目录，目录需要自己手动添加
现代芯片大量使用了mos工艺，因为其低功耗和易于大规模集成的优点广泛使用，但是由于，CMOS器件的基本结构中存在有寄生双极型晶体管，
它有可能成为器件中的危险电流的路径。一般说来，寄生晶体管的基极－发射结和基极
收集结都不是正向偏置的，所以这些晶体管都不导通。图中示出了一个CMOS硅片的断面
及其一级模型的寄生晶体管。为保证所有的结都是反向偏置，P型衬底接到芯片上的最
负电压（GND）上，而N型阱则连接到芯片上最正的电压（Vcc）处。

当芯片端口引脚上电和电源vcc上电时间不一致，比如vcc断电但引脚还有电压输入，这种情况在热插拔情况下经常出现 闭锁效应导致芯片烧坏
提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档

在一般情况下寄生晶体管不导通，

---

前言

该图也示出了CMOS结构中出现的寄生电阻。一般而言，只要电流不在结构中横向
流通，这些电阻无关紧要。然而，若有任何一个有关的二极管导通，则有可能出现电流
在电阻上形成的（IR）压降。这些二极管可能一开始加电时就被电源电压接通，或是被
I/O引脚的超过GND和Vcc限度的瞬变电压接通。这些瞬变电压可能是信号上升变化和系
统中电感效应引起的。

---

这些寄生结构一旦导通，则可能会出现严重事故，因为导通效应是再生效应，能
够自身增强，直到最后产生强大的破坏性的电流流通。这种可控硅整流器（SCR）效应
称作“闭锁”效应。这些电流流过寄生晶体管，寄生电阻上的IR压降随之增加，进而基
－发射结上的正向偏置也增加。这种恶性循环一直继续到电流受到电流主路径的压降限
制而不再增长为止。这时电流所达到的值可能足以造成内部电路无可挽回的损坏

某些器件在设计时已经考虑了这种电源和I/O引脚瞬变引起的闭锁效应，并已采取
措施，使之降直最小。如果在推荐工作条件下运行，所有的器件都能承受住大小为100mA
或稍低的强行通过器件引脚的电路，以及范围为（GND－1）和（Vcc＋1）V之间的输入
电压极值。
在电源加电期间，随着电源电压上升，同时给器件加上输入电压和Vcc，只要Vcc
上升时间小于规定的最大上升时间，应当是安全的。设计者应当保证输入电压上升不能
快于Vcc引脚的上升速度
当把单板插到一个正在工作的系统上，即“带电插拔”时，闭锁现象会频繁发生，
这是因为电源尚未来得及提供电流给单板上的Vcc和GND，逻辑电平就已经出现在单板子
系统的逻辑器件上了。这种情况很可能引起闭锁现象
为减少加电时引发闭锁的机会，应当首先把GND电压加到器件上，然后加Vcc电压，
最后再输入信号电压。器件断开电源时应当遵从相反的操作次序：首先去掉输入信号，
然后是Vcc，最后是GND。所以在交换机单板上设计有加电保护器装置，其主要原理就是
增加Vcc和GND的插头长度，使单板电源先加电，后掉电，从而防止闭锁
而在公司一些技术部门单板调试中，仍很轻视这些技术环节，往往用未装加电保护
器的单板和装置进行经常性的带电插拔操作，因而使产生闭锁而损坏CMOS 器件的因素
成为影响

一、如何避免闭锁效应？

第一步应当接入gnd，使系统稳定接地，加长vcc 电源的引脚，使系统优先接入电源 ，然后其他引脚才接入系统中，
尽量避免热插拔，如果需要热插拔需要选用支持热插拔的器件，才能使用

总结

提示：这里对文章进行总结：

例如：以上就是今天要讲的内容，