面朝大海

原创 Vim 调用外部命令学习笔记

在 Vim 中，:%!命令是一个强大的功能，它允许你将文件内容通过管道传递给外部命令处理，并用命令输出替换原文件内容。这个功能极大地扩展了 Vim 的文本处理能力，让你可以利用 Unix/Linux 系统中丰富的命令行工具。

原创 Vim 高亮命令完整学习笔记

Vim 作为强大的文本编辑器，提供了丰富的搜索和高亮功能。掌握这些命令可以大大提高文本处理效率。本文将系统介绍 Vim 的高亮搜索命令和正则表达式的使用。

原创 Vim 匹配跳转与搜索命令完整学习笔记

​[[​: 跳转到上一个函数定义或代码块起始​]]​: 跳转到下一个函数定义或代码块起始适用场景: 在大文件中快速浏览函数结构[{功能: 跳转到标签（函数/变量定义）前提条件: 需要生成 ctags 文件使用方法: 将光标放在函数名上按Ctrl-]Ctrl-t。

原创 Vim 替换命令完整学习笔记

Vim的替换命令是文本处理的利器，掌握好正则表达式和分组引用是关键。记住"先查找，后替换，多测试，备份文件"的安全原则！Vim 的替换命令是其最强大的功能之一，基于强大的正则表达式系统，可以进行精确的文本查找和替换操作。字符时，使用其他分隔符避免转义。

原创 Vim 列操作命令完整学习笔记

Vim的列操作是其最独特的功能之一，熟练掌握后能够大幅提高处理结构化文本的效率。关键在于理解块选择的概念和norm命令的批量处理能力。Vim 的列操作是其独有的强大功能，主要通过。：插入和追加操作必须按。

原创 Vim 复制/剪切/粘贴命令完整学习笔记

Vim 的复制粘贴系统比传统编辑器更强大，关键在于理解寄存器概念和动作组合。熟练掌握后，文本编辑效率将大幅提升！：y = yank（拉取、复制），所有 delete 命令的 d 都可以替换为 y 进行复制。Vim 的复制、剪切、粘贴操作基于强大的寄存器系统，与传统编辑器的剪贴板概念有所不同。

原创 Vim 删除命令完整学习笔记

删除命令的精髓在于"精确定位+高效删除"，掌握好动作命令和文本对象是关键。记住，任何删除操作都可以撤销，大胆练习！：f = find（查找并包含），t = till（查找但不包含）：i = inside（内部），a = around（周围）的基本结构，这是 Vim 编辑哲学的核心体现。以空格和标点为界，大写。Vim 删除命令遵循。

原创 Vim Z 开头的视图滚动/折叠命令完整学习笔记

z = scroll，t = top，b = bottom，z = center（中间的字母）：Z 命令的精髓在于让你控制"看什么"和"怎么看"，掌握这些命令能显著提高代码阅读和编辑的效率。：h = left，l = right，大写表示更大的移动距离。这些命令让你能够精确控制文本的显示方式，提高编辑效率。：重画版本在终端显示有问题时特别有用。：数字越大，折叠层次越深。

原创 Vim 修改（change）命令完整学习笔记

change 命令执行后会自动进入插入模式，这是与删除（delete）命令的核心区别。掌握这一点，就掌握了 Vim 编辑的精髓。，即"改变+动作"的组合。执行后会删除指定范围的内容并进入插入模式。命令是编辑操作的核心，其基本格式为。表示 “inside”（内部），表示 “around”（周围）以空格和标点为界，大写。

原创 Vim 翻页与滚动命令总览

原创 Vim 光标移动命令总览

Vim 提供了丰富的光标移动命令，帮助你在编辑时快速定位。下面按类别整理，并附目录以便快速跳转。

原创 Vim 撤销 / 重做 / 操作历史命令汇总

Vim 提供了丰富的撤销（undo）、重做（redo）及查看操作历史的命令，帮助你在编辑过程中灵活地回退或前进到任意修改点。下面按功能分类整理常用命令，便于快速查阅和记忆。

原创 Vim 插件管理：MiniBufExplorer 使用指南

是 Vim 的一个轻量级插件，用于在窗口底部展示所有打开的 buffer，方便在多个文件之间快速切换。插件名功能说明NERDTree文件树浏览器CtrlP文件模糊查找缓冲区管理器supertab智能补全插件。

原创 EXCEL 实现“点击跳转到指定 Sheet”的方法

本文介绍了在WPS表格中实现点击单元格跳转到指定Sheet的方法。只需选中目标单元格，插入超链接，选择"本文档中的位置"并指定目标Sheet和单元格即可完成设置。该技巧适用于制作目录页或交互式报表，能提升表格使用效率。文章还提示可以通过VBA脚本或超链接函数实现更复杂的批量跳转功能。

原创 EXCEL下拉菜单与交替上色设置

（步骤与 Excel 完全一致，仅界面文字差异）（WPS）转为智能表格，新增行自动继承规则。→ 选择 使用公式确定要设置格式的单元格。重复步骤2-4，为另一类行设置不同颜色。拖动鼠标选择需要设置的行列范围（如。点击列标选中整列（如。

原创 DECAP CELL

Decap（去耦电容）主要用于电路中实现“局部快速供电”，特别是在电路突然需要大电流时（例如负载切换、时钟翻转等情况下），能够有效减轻电源线上的电压降（IR-drop）。

原创 Chapter 10 Completing Port Constraints---输入输出端口约束（input transition&output load---not ideal）

*最小电阻意味着更高的驱动能力，具有更快的过渡速度，因此最小电阻用于保持分析。**类似地，最大电阻用于建立分析。如果没有使用-min或者-max限定符，那么指定的值用于建立分析也用于保持分析。在设计早期，不知道驱动器的实际细节，所有模块都自底向上构建。-rise或者-fall用于指定驱动(实际上是驱动器的电阻)信号上升还是下降。当不使用-rise和-fall时，指定值适用于上升输入和下降输入。通常，使用set_drive指定输入slew是一种不太常用的方法。

原创 Chapter 9 Port Delays （端口延迟）set input/output delay

这可以认为是下面的情况，O1是假定触发器的输入，它保持要求是“-3ns”,注意负值符号。类似地，假如信号到达I1处的最迟时间是5ns,通过组合云C1的最大延迟是6ns,那么信号到达触发器F1的最迟有效时间是11ns。回顾图9.1中的电路，**假设信号在I1处的最早有效时间是3ns,**通过组合云C1的最小延迟是4ns,那么信号到达触发器F1的最早有效时间是7ns。只要考虑了在O1处的信号输出要求时间，那么延迟在C2、C3、F2的建立时间和互连线之间是如何分配的就不重要了。从F1到F3的路径上，需要指定。

原创 Chapter 8 Other Clock Characteristics

如果设计者想针对不同的上升沿和下降沿分别建立不确定度，则可利用-rise_from、-fall_from、-rise_to、-fall_to这些选项.在这些选项之前用户可利用-rise和-fall进行设定。建立要包括两个时钟的抖动和偏斜。不像内部时钟，这种情况中两个时钟的抖动和偏斜都需要考虑保持，因为发射和捕获时钟都有自己的偏斜和抖动。**时钟偏斜存在于相同时钟(内部时钟)或不同(通常是同步的)时钟(交互时钟)之间的不同点上。-rise选项用于提供时钟上升沿的过渡时间，-fall用于提供下降沿的过渡时间。

原创 Chapter 7 Clock Groups（时钟组）

选项-logically_exclusive、-physically_exclusive和-asynchronous是互斥的。

原创 Chapter 6 Generated Clocks---生成时钟

设定生成时钟的源引脚可利用-source选项。这个选项可以指明生成时钟是由哪个主时钟的源引脚派生的。例如，在图6.1中，生成时钟定义为LSB和MSB,生成时钟的源信号则定义为CLK。建议理解源对象和生成时钟源之间的区别(difference between a source object and the source of the generated clock)源对象指的是生成时钟(或者时钟)设定在哪个位置，而生成时钟源指的是哪个是获得生成时钟的参考信号。

原创 Chapter5 --Clocks（时钟及虚拟时钟）

SDC时钟及虚拟时钟定义

原创 4. SDC综述

一些约束可能属于多个类别。

原创 4.SDC---TCL基础知识

这段语句将在变量allgates中存储以下值"NAND AND NOR OR XNOR XOR"。可以看到，这个遍历程序可以让来自不同列表的项目混合在一起。将给出一个错误，指示无法处理参数。错误信息为：cannot find a channel named ‘Hello’

原创 电子迁移EM&天线效应Antenna

在通电导体中，由于电子的移动，会与金属离子产生碰撞，导致金属离子移位由导体横截面积和流过电流决定EM violation解决方法。

原创 标准单元库---线负载模型（WLM，Wireload Models）

但是用户也可以自定义线负载模型。1个默认的线负载模型可以选择定义在单元库中，如下所示：1个。

原创 标准单元库---NLDM/CCS library model

的模型就极为重要，尤其半定制，需要把一个std cell看成block box，只考虑其input/output pin。（由于密勒效应因此不准确） for the entire transition with no sensitivity.Cell model都需要对receiver/driver分别建立模型，得到的模型结果越接近真实值，则精确度更高。

原创 SOCV&POCV、global/local variation

在40nm 之前OCV 被广泛采用，但是OCV 对同一条path 上的所有cell 都设同一个derate 值，如果设的太严则过于悲观，如果设得太松又会导致过多的path 过于乐观，进入28nm 之后尤其是16nm 之后，OCV 模型越来越"力不从心"，于是有了AOCV 模型。对于正态分布，随机变量落在-1σ ~ 1σ间的概率是68.27%，落在-2σ ~ 2σ间的概率是95.45%，落在-3σ ~ 3σ间的概率是99.73%。, 除了名字的差别，背后都是统计学都是正态分布，背后的算法也基本一致。

原创 Latch up (闩锁效应)

N(PMOS的N well) — P(P sub) — **N(NMOS的Source/Drain )**形成两个BJT。latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于。当无外界干扰未引起触发时，两个BJT处于截止状态。— N(PMOS的N well)—P(P sub), 它的存在会使VDD和GND之间。

原创 POCV/ SOCV 时序报告解析

设置timing derate 的timing report 如下所示，在该例中，Total mean/sigma derate, Delay Mean, Delay sigma 的计算分别如下所示，其他的计算跟不带set_timing_derate 的一致。示例中，buff_4_2/Z 的arrival delay 值为0.55383, 是因为工具在计算时是按照浮点数位宽计算的，最后显示在时序报告中的值做过四舍五入。同样可得到上升沿对应的CPPR sigma, 即report_cppr 中的。

原创 温度反转效应Temperature Inversion（载流子迁移率与过阈值电压 谁占主导）

But in a higher technology node since Vgs is much larger than Vt so a slight change in Vt not causes much change in overdrive voltage. A（老旧工艺节点，Vgs和Vth量级相差较大，所以Vth对过阈值电压影响没有很大，老旧（长沟道）工艺，载流子迁移速率u占据主导）

原创 lib/db 标准单元分类（Standard Cells in ASIC Design）、Track定义

Threshold Voltage越大，cell delay越大，leakage power越小。

原创 MOS管结构--NMOS、PMOS、CMOS、NAND、NOR、latch up（闩锁效应） 、Channel Length vs Gate Length

最简单的 MOSFET 结构由一个衬底（可以是P型或者N型）和两个与 体区极性相反的硅区域组成，它们构成了漏极和源极。MOSFET可以构建为具有P型衬底和N型漏极与源极区域，这意味着，要使。如果硅区域中掺杂了具有五价电子（元素周期表中的第V族）的离子，那么就会有一个额外的电子被释放到半导体中，因此电荷总体为负（N 型）在价带中具有三个电子的元素将缺少一个电子，这相当于贡献了一个空穴，意味着总电荷为正（P型)，沟道也必须为N型。n输入的NAND就是n个pmos并联，n个nmos串联。

原创 AOCV&SBOCV、AOCV table

由于随机性，不可能一条path上的所有cell都同时悲观，它们之间的**random variation(stage base OCV)**是可以相互抵消的。OCV模式，AOCV模式，POCV模式，LVF模式均是在不同PVT（不同corner）的基础上添加derate。分别设不同的值(过度悲观了，delay随机分布符合高斯分布曲线，normal delay cell多，decrease delay cell和increase delay cell数量少)。分析，在GBA结果的基础上用。PBA（准确但耗时）

原创 PVT、OCV、工艺偏差、CPPR&CRPR、ld漏级电流计算

芯片的delay由两部分影响因素构成PR工具读入文件MMMC：constrain mode(sdc) + library set pvt corner + rc tech file(rc_corner)

原创 建立时间&保持时间、亚稳态

如果亚稳态持续时间过长（超过一个或者两个时钟周期），就有可能被下一级的触发器捕获，导致下一级触发器也处于亚稳态，这就是亚稳态的传播现象。触发器链只能抑制亚稳态往下传输(或者减小其往下传输的概率)，并不一定能够同步正确的控制信号的值，这与亚稳态稳定后的值有关。如果稳定后错误，只能复位，但至少比亚稳态一直传播下去要好。多级触发器是缓解亚稳态传播的常用方法，原理也很简单，就是给亚稳态尽可能多的时间去恢复，尽量晚一点到达接收端。触发器无法在某个规定时间段内达到一个可确认的状态，亚稳态会带来功能的错误。

原创 时钟、时钟域

时钟、时钟域

原创 同步和异步、同步复位、异步复位、同步释放（Verilog、Verdi、DC综合）

的上升沿时撤除，那么第一级触发器处于亚稳态，但是由于两级触发器的缓冲作用，第二级触发器的输入为clk到来前第一级触发器的输出，即为低电平。因此，此时第二级触发器的输出一定是稳定的低电平，方框左中触发器仍然处于复位状态。在下一个clk到来时，第一级触发器的输出已经是稳定的高电平了，故。我们在Gvim中更改了代码，VCS编译后，Verdi中还是旧的代码，这时候在Verdi中进行刷新。异步动作：敏感信号列表中有不受时钟控制的其他信号，要遍历clock信号和。同步动作：所有的信号都在一个时钟下控制。

原创 Linux常用命令

linux note

原创 DC LAB8 & SDC约束 & 四种时序路径分析

2.读入设计5.1.1 set_input_delay 用法5.2.2 设置后再去report_timing -group vclk -significant_digits 4两个寄存器间的Tcq+Tcomb = 9.5943，单周期检查太严格，故设置多周期检查，setup在第二个周期在检查6.1.1 设置完setup，多周期再检查reg2reg（ to ）的setup由于只设置了setup，所以这里检查setup的 comb max delay是没有问题的但是检查hold，就