weixin_44301608-CSDN博客

原创 LIN summary

LIN summaryLin两种帧：【1】信号帧（帧ID范围0x00~0x3B），用于在运行状态传递上层发生的事件，如温度传感器的测量结果等。【2】诊断帧（帧ID范围为0x3C~0x3D），具有固定格式，最大长度不超过4095bytes 总线电平12V，最高速率20kbpsBreak Filed(at least 13 bits “0”):Master:下限为13bits，上限应保证帧的最大传输时间THeader_Maximum在规定范围内Slave:接收break字段并识别

2020-07-27 10:59:21 1245

原创 verilog testbench

verilog testbench notes相关语法initial beginxxxx；endrepeat(y) xxxx;inout信号：assign birport = (bir_port_oe)?bir_port_reg:1'bz;@(posedge xxx) xxxxx;//边沿触发wait(xxxx=y) ；//电平触发仿真控制语句以及系统能够任务描述$sto...

2020-01-19 11:37:41 551

原创 Using FPGA-Based Parallel Flash Loader

Using FPGA-Based Parallel Flash LoaderPFL: parallel flash loaderAP: active parallelSOF: SRAM object filePOF: Programmer object fileparallel flash具有更高的带宽与更大的容量，但是没有JTAG接口，所以不能直接由JTAG编程FPGA-base...

2019-04-18 17:32:36 384

原创 High speed circuits --- ESD器件

在高速电路中，器件已经不是理想器件，器件已经不是理想器件，器件已经不是理想器件包含了寄生参数，以及安装到pcb板上所带入的寄生参数（如寄生电感等）如下图，左边是理想元件示意图，右边是简化的等效电路图，而且ESD器件本身也有IO电容等参数所以当速率低时，损耗小，但随着速率的提升，损耗会大很多，影响线路信号质量，所以高速电路设计中ESD器件选型时，不仅要注意器件的防护等级，也要注意其寄生效应...

2019-01-08 11:11:34 263

原创高速SerDes PCB 设计

SerDes/Differential Pair-- The Feature of High Speed Designreference list– reference1:link 应对未来高速SerDes应用的PCB设计要点– reference2:差分信号的回流路径问题讨论– video如何应对未来高密SerDes设计的挑战高速PCB layout设计应考虑的点：PCB mate...

2019-01-07 20:02:14 6879 4

原创 Design Misc--PCB板材

Item:常见性能指标几种高性能板材1 耐CAF板材2 无卤素板材3 ROHS标准板材4 聚四氟乙烯（PTFE）5 PPE玻纤覆铜板6 BT常见性能指标Tg: Glass Transition Temperature 玻璃化转变温度 Tg点越高表明板材在压合的时候要求的温度越高，压出来的板子会比较硬和脆，在一定程度上会影响后序机械钻孔的质量以及使用时的电性能，也是板材保持刚性的最高温度，...

2019-01-04 10:58:09 1168

原创 Design Misc--风量

CFM:单位时间风流量（Cubic Feet per Minute），立方英尺每分钟CFS:Cubic Feet per Second,立方英尺每秒CMS:Cubic Meter per Second，立方米每秒CMM:Cubic Meter per Minute,立方米每分CMH:Cubic Meter per Hour,立方米每小时L/s:Liter per secondL/min...

2019-01-02 20:02:17 142

原创 MIPS

MIPSloongson计算机架构：HT接口A-Link-EMIPS: Microprocessor without interlocked piped stages, 即无内部互锁流水级的微处理器；是RISC的一种RISC: Reduced Instruction Set Computer, 即精简指令集;专注高性能、高性能功耗比、小体积以及移动设备领域,典型代表是ARM，MIPSCIS...

2018-12-31 12:52:11 913

原创 Intel Purley Platform: Skylake

block diagramRebalancing the Cache HierarchyIntel UPI （Ultra Path Interconnect）Keizer Technology Interconnectreplacing Inter QPI （from 9.6 GT/s to 10.4 GT/s）20bitsSRISSRIS: Seperate Refclk w...

2018-12-29 17:15:01 1994

原创 Intel Purley feature: RDT PTT MPX...

Intel RDTIntel Resource Director Technology:CMT, CAT,CDP (Code Data Prioritization)MBM, MBAIntel PTTIntel Platform Trust Technology: option to integrate TPM-2.0 as “firmware”RTM: Root of Tru...

2018-12-29 15:18:20 834

原创 Intel Purley Platform：Lewisburg PCH SKU

Lewisburg PCH高端PCH型号具有Intel Quick Assist Technology功能：- Compression：up to 100 Gb/s LZS, Deflate（LZ77） - Encryption：up to 100- Gb/s IPSec/SSL RSA： up to RSA2K 100K Ops集成Ethernet，up to 4 10Gb po...

2018-12-29 11:52:50 4251

原创 Inter Purley Platform feature：eSPI

Intel eSPIEnhanced Serial Peripheral Interface(eSPI), 用来代替之前的LPC（Low Pin Count Interface）- 工作在1.8V- Better bandwidth and performance: 50MHz, 64~256B payload vs. 4B for LPC- 更少的管脚数: ～15～20 pin redu...

2018-12-28 17:34:14 2380

weixin_44301608的博客