Using FPGA-Based Parallel Flash Loader

最新推荐文章于 2024-07-10 15:14:23 发布

原创最新推荐文章于 2024-07-10 15:14:23 发布 · 492 阅读

·

0

·

CC 4.0 BY-SA版权

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

FPGA 专栏收录该内容

2 篇文章

订阅专栏

本文介绍使用FPGA-Based Parallel Flash Loader (PFL) 技术，该技术利用FPGA内部的IP实现JTAG与并行闪存之间的桥接，允许通过JTAG接口配置Arria10设备，这是目前最快的方法。并行闪存虽然没有JTAG接口，但其高带宽和大容量特性使其成为理想的存储解决方案。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Using FPGA-Based Parallel Flash Loader

PFL: parallel flash loader
AP: active parallel
SOF: SRAM object file
POF: Programmer object file

parallel flash具有更高的带宽与更大的容量，但是没有JTAG接口，所以不能直接由JTAG编程
FPGA-based PFL是FPGA内部的一个IP，用来对JTAG与parallel flash做桥接，使用户可以通过JTAG接口将bitstream写到flash中
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

This scheme is the fastest method to configure Arria 10 devices

reference file: Configuration, Design Security, and Remote System Upgrades in Arria 10 Devices

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。