- 博客(2)
- 收藏
- 关注
RSS订阅原创 串行数据检测电路Verilog HDL语言描述，（阎石课后题6.35）
`timescale 1 ns/1 psmodule Exercises6_35(CLK,RESET,M1,M2,Y,state);input CLK;input RESET;input M1,M2;output [1:0]state;output Y;//Frequency dividereg[22:0]cnt1;reg CLK_c;always@(posedge CLK or negedge RESET)if(!RESET)begincnt1<=1’b0;CLK_c&l
2021-09-19 16:24:21
476
原创 控制步进电机三相六状态工作的逻辑电路，用VerilogHDL语言描述(阎石数字电子技术第六章课后题6.34)
控制步进电机三相六状态工作的逻辑电路，用VerilogHDL语言描述(阎石数字电子技术第六章课后题6.34)'timescale 1ns/1psmodule Exercise6_34(CLK,RESET,M,A,B,C);input CLK;//clock 50MHzinput M;//input control variableinput RESET;//resetoutput reg A,B,C;//A B C three phasereg [22:0] cnt1;//division r
2021-09-15 15:00:26
531
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人