控制步进电机三相六状态工作的逻辑电路,用VerilogHDL语言描述(阎石数字电子技术第六章课后题6.34)
控制步进电机三相六状态工作的逻辑电路,用VerilogHDL语言描述(阎石数字电子技术第六章课后题6.34)'timescale 1ns/1psmodule Exercise6_34(CLK,RESET,M,A,B,C);input CLK;//clock 50MHzinput M;//input control variableinput RESET;//resetoutput reg A,B,C;//A B C three phasereg [22:0] cnt1;//division r
原创
2021-09-15 15:00:26 ·
545 阅读 ·
0 评论