数字集成电路
文章平均质量分 69
葡萄乳奶
这个作者很懒,什么都没留下…
展开
-
FPGA vs ASIC
FPGA vs ASIC相同点都设计使用硬件描述语言(HDL),如VHDL或Verilog。但ASIC相比于FPGA开发上,代码风格更为随意,因为FPGA是先有电路,后有代码,ASIC是先有代码后面有专门的人员进行布局布线,而且是专用的布局布线软件工具。不同点可编程性:FPGA可重构电路,完全由用户通过软件进行配置和编程,从而完成某种特定的功能,且可以反复擦写;ASIC永久电路,ASIC需要较长的开发周期,风险较大,一旦有问题,成片全部作废。功耗:在相同工艺条件下,FPGA要大于ASIC原创 2022-04-14 21:54:05 · 1634 阅读 · 0 评论 -
查找表(LUT,Look-up Table)的简单理解
查找表(LUT,Look-up Table)的简单理解引入:假设有一个 4 输入(a,b,c,d) 1 输出(o) 的逻辑单元,想要了解其内部结构。输入按照 0000-1111 去遍历,记录输出。得到真值表,运用卡诺图对其化简,得到最简 pos/sop 表达式,用门电路把结构画出来。真值表的变化反映电路的结构变化,门/线越多,延迟越大,频率越低。也就是表格变化时,电路工作速度不确定,导致严重的时序问题(竞争冒险,亚稳定状态)。总结:表格的不确定会引起延迟的不确定性和设计复杂的不确定性。扩展:如果原创 2022-03-24 14:47:59 · 3944 阅读 · 0 评论 -
数字集成电路与系统设计基础知识
数字集成电路与系统设计基础知识(一)ASIC可分为全定制和半定制。半定制是调配厂家的设计资源(库单元),全定制是全部自己做。from scratch:白手起家、从头开始。such that:使得;这样。design effort:可理解为设计工作。手绘Geometry(在光掩模上成像的预期图案);所有层定制;(构成设备的一系列重叠光掩模或光掩模图像中的一个)数字和模拟;晶体管级仿真(模拟);高密度;高性能;设计时间长。PS:对密度的理解光掩模上图案与无图案区域的相对程原创 2022-03-05 12:44:45 · 2616 阅读 · 0 评论