《Reuse Methodology Manual》第一章

2022年4月12日，又一次因为疫情被封在寝室，在文件夹中翻到一本《Reuse Methodology Manual》，在eetop中没找到中文版，那就自己翻译（结合机翻和自己的理解）一下，以作记录，如有错误请指正。持续更新。

1 Introduction

目前，硅技术允许我们制造能够容纳千万级晶体管的芯片。这项技术有望在单个芯片上实现更高级别的系统集成度，同时也给芯片设计者带来了更多的挑战。因此，很多ASIC开发者和硅提供商（silicon vendors）重复检验他们的设计方法学，寻找可以有效利用更大数量级门（gate）的方法。

设计者们发现目前的设计工具和方法学不足以满足从头开始开发百万门级的ASICs。即使在设计复杂度增加的情况下，保持设计团队规模和设计精度不变也有相当大的压力。自从进入深亚微米，工具已经无法提供足够的性能以保持门数量的稳定增长。设计重用——使用预先设计验证的核——是弥补设计复杂度与设计师生产力之间差距的最有希望的机会。

本书概述了一种用于SoC的有效的可重用方法学。硅技术与工具的快速发展以至于没有一种永恒的答案可以解决这种持续变化的问题。相反，本书旨在获取并逐步改进当前行业中的最佳实践，并对设计过程给出一个连贯、完整的视图。由于技术的变化以及对设计重用问题以及生产告知连SOC设计中的作用的深入了解，我们希望定期更新本文档。

1.1 本文档的目的

开发方法学的必要性不同于系统设计师和ASSP设计师，也不同于DSP设计师和芯片组设计师。但他们将面临与SoC级别设计师相同的问题：

• 上市时间压力带来的快速开发
• 高质量的芯片需求，性能、功耗、面积，是上市成功的关