时钟与复位，是块儿硬骨头

时钟与复位，是块儿硬骨头

思维导图：

做的比较简陋，让您见笑了。

时钟:

时钟，即clock信号，是由晶体经过激发产生的振荡电路。时钟参与着系统的启动、休眠，数据的读取、写入，信号的调制、解调，微波的发射、接收等一系列的工作。
如果说电源是系统的血液，那么时钟就是经脉，把整个身体打通，让所有组织联系在一起。
分类
时钟可以分为有源时钟和无源时钟两类。
所谓有源，就是在外供电源情况下，生成震荡信号，可以作为一个独立的模块。而无源的则是只有单独一个晶体，需要什么电路来产生震荡，是需要外部搭出来的。
通常，我们把有源的叫做晶振（Oscillator），把无源的叫做晶体（Crystal）。
更加详细的分类请参考上面的思维导图。
常见几种振荡电路简介
常见的振荡电路有RC振荡电路、LC振荡电路和晶体振荡电路。
RC振荡电路结构简单，但选频取决于RC的值，又因为器件都有自己的负载能力，太重的负载会导致烧毁元器件，因此RC振荡电路的频率不高，大约为1MHz以下。
LC振荡电路频率一般都高于1MHz。事实上，晶体振荡电路的等效电路就是LC振荡电路，LC振荡电路的频率几乎跟谐振网络的固有频率相等，Q值越大越接近。
VC-TCXO和RTC时钟都属于晶体振荡电路。它们的工作原理都一样，只不过VC-TCXO有一个VCONT管脚，用来调整变容二极管工作电压，即改变外接负载，微调振荡频率。射频动辄几百兆赫兹的信号，是以VC-TCXO为基准频率，通过锁相环电路倍频产生的。
最简单的RTC只需要四个器件：晶体、两个电容、一个反相器。反相器是集成在芯片内部的。所以外部电路就只有晶体和电容，如下图所示：

参考时序：何时使用晶体或时钟
第一个设计原则是理清硬件设计的参考时钟需求，并选择用于系统中处理器、FPGA、 ASIC、PHY、DSP 和其他组件的参考时钟类型。如果 IC 已集成振荡器和片上锁相环 （PLL）用于片内时序，那么通常可以使用石英晶体。石英晶体具有成本效益，因其优异 的相位噪声特性而被广泛使用，他们放在靠近 IC 的地方，以简化电路板布局。然而，晶 体的缺点之一是在整个温度范围内频率有显著变化，超出许多串化器/并化器（SerDes） 应用中高精度 ppm 等级的稳定性需求。在许多要求高稳定性的高速 SerDes 应用中，推荐 使用晶体振荡器（XO），因其可以确保比无源晶体更可靠的稳定性。
当需要多个参考频率时，通常使用时钟发生器和时钟缓冲器。在某些应用中， FPGA/ASIC 有多个时钟域用于数据通路、控制平面和存储控制器接口，需要多个特定参 考频率。如果 IC 不提供晶体输入接口，或者当 IC 需要与外部参考（同步源应用）同步时，又或者当所需高频参考值很难由晶体生成时，时钟发生器和缓冲器也是优先选择。
自由运行对比同步时钟树
一旦硬件设计确定下来，并且为部分器件选择了晶体，接下来的步骤就是为剩下的时钟选 择时序架构：自由运行或同步。对于需要一个或多个独立参考时钟，且没有任何特殊锁相 环或同步需求的应用来说，XO、时钟发生器和时钟缓冲器是理想选择。处理器、存储控 制器、SoC 和外围组件（例如，USB 和 PCI Express 转换器）通常使用 XO、时钟发生器 和时钟缓冲器组合，为自由运行和异步的应用提供参考时序。如果应用需要一到两个定时 源，XO 是最好的选择；而时钟发生器和缓冲器更适合同时需要多个独立时钟的应用。时钟发生器能够合成多个不同频率的时钟，但与由时钟缓冲器加上 XO组成的时钟树相比， 牺牲部分抖动性能。时钟缓冲器可以与 XO参考联合分配多个相同频率的时钟，并且为多 输出时钟树实现最低抖动。
同步时钟用于需要连续通信和网络级同步的应用，例如光传输网络（OTN）、 SONET/SDH、移动回程、同步以太网和 HD SDI 视频传输。以上应用需要发射器和接收 器在相同频率操作。同步所有的 SerDes 参考时钟到一个高精度网络参考时钟（例如， Stratum 3 或 GPS），保证所有节点同步。在这些应用中，基于低带宽 PLL 时钟提供漂移 和抖动滤波（抖动消除），以确保网络级同步。在网络线路卡 PLL 应用中，带有压控振 荡器（VCO）的专用抖动衰减时钟或分立 PLL 是 SerDes 定时首选的时钟解决方案。为了