【同样的软硬件环境，执行多次测试，为什么采样点数不一致？】

一、问题描述

近日，在做ADC INL/DNL测试时，遇到一个问题。同样的信号源，硬件测试板，同一份代码，串口下发指令重复测试10个周期的数据，每个周期数据计算INL/DNL，发现有些INL/DNL计算值合理，有些明显异常。

二、问题定位

1、将INL/DNL计算值异常的原始采样数据打印出来，将原始数据使用EXCEL表格，使用线性拟合的方式进行计算，做图，发现确实很差，代码计算没有问题。
2、将INL/DNL计算值合理的，和不合理的原始数据都复制到EXCEL，两列数据做差，插入图，比对发现INL/DNL计算值不合理的原始数据部分段存在问题。为什么会有时候正常，有时候异常？数据口通信频率太高，数据接口通信质量，接收波形不好，是可能的原因。
3、进一步观察发现，采样一个周期，每次的采样点数并不是完全相同，有时候差个20~30个点，甚至更多，为什么会有这种差别呢？同样的代码执行效果并不是完全一样，那是因为代码有延时，不管是for循环延时，还是systick延时，在MCU上延时并不是精准的，每次跑出来延时都有细小差别。如果是FPGA，数时钟个数就不存在这个问题。
4、之前遇到过一个现象：ADC单次转换输出数据正常，连续转换输出数据异常，最后发现是SPI通信速率太高了，降低通信速率单次和连续转换输出都是正常的了。

三、结论

1、ADC等芯片，通信接口速率过高，会引发硬件信号质量问题，进而导致单次转换和连续转换输出结果不一样的问题。
2、MCU的延时是不精准的，多次测试，会观察到每次的延时有细微偏差。在ADC采样的时候，会出现多次采样一个周期的数据个数是不一样的。