- 博客(3)
- 收藏
- 关注
RSS订阅原创 FPGA基础 时序相关概念
因此，在进行异步信号跨频提取边沿时候，一般采用多进行一级寄存器消除亚稳态，可能在系统稳定性要求高的情况下，采用更多级寄存器来消除亚稳态。这种边沿提取方式对于一个稳定的系统是不合适的，例如：当第一级寄存器采集到亚稳态，那势必造成sig_nsyn_p输出亚稳态，这样就会对采用sig_nsyn_p的信号进行判断的电路造成影响，甚至判断出错误的值。异步复位，同步释放：对于复位情况下的亚稳态，常常是由于恢复时间和移除时间不满足造成的，因此，最常用的处理方式是采用异步复位、同步释放。（1） 对异步信号进行同步处理；
2023-04-05 21:55:22
140
1
原创 实现奇偶校验（verilog）
设 a = 3'b100;（单目运算符的使用）a[2] , a[1] , a[0] 对3个1bit 的数据进行操作。x = &a;检测是否全为1（是 e = 1'b1）y = ^a;奇偶验证（检测1的个数是奇数还是偶数）z = |a;检测是否全为0（是 z = 1'b1）sel？A ： ~A；Exp1?其中，Exp1、Exp2 和 Exp3 是表达式。请注意冒号的使用和位置。?: 表达式的值取决于 Exp1 的计算结果。
2023-04-02 14:42:36
430
原创 设计异步复位的串联T触发器
只有一个信号输入端T，在时钟有效边沿到来时，T端输入有效信号，则触发器翻转，否则触发器保持不变。T触发器逻辑功能为：当T=0时，触发器状态不变Qn+1=Qn；在功能上，置位就是使得输出为1，复位就是使得输出为0。T触发器的功能，是当T=1时，寄存器输出=计数状态；当T=0时，寄存器输出=保持状态。寄存器输出的功能实现，采用时钟同步实现，所以时钟clk统一接到寄存器的时钟脉冲端。特征方程：Qn+1 * = T Qn ' +T ' Qn=T⊕Qn；异步复位，指的是复位信号到来，所有寄存器输出清零。
2023-04-02 13:38:36
577
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人