Makefile—从入门到放弃
首先感谢阅读,作者是在工作中学习与积累,每一个笔记都是心得和积累,希望可以和大家一起交流学习。
这篇文章主要简单介绍Makefile语法,在初学时很有用出去,比较直观展现一个小型项目的编译依赖关系,但是在我学习过程中发现,大型项目中使用Makefile有点力不从心。
后面柚子自己的项目使用CMake来编译,CMake更加适用于大型项目的编译开发,这里链接我的另一篇CMake文章,供大家扩展学习交流
链接: 【Linux】CMake —从入门到精通
Makefile编译过程
Makefile文件中包含所有编译指令,执行一条make指令即可自动编译整个工程。
语法规则
Makefile的核心规则,类似做菜,目标就是做好一道菜,那么所谓的依赖就是各种食材,各种厨具等等,然后需要好的技术方法类似于**命令**,才能作出一道好菜。
同时这些依赖也有可能此时并不存在,需要现场制作,或者是由其他厨师做好,那么这个依赖就成为了其他规则的目标,该目标也会有他自己的依赖和命令。这样就形成了一层一层递归依赖组成了Makefile文件。
目标 ... : 依赖 ...
命令1
命令2
. . .
- 1、目标即要生成的文件。如果目标文件的更新时间晚于依赖文件更新时间,则说明依赖文件没有改动,目标文件不需要重新编译。否则会进行重新编译并更新目标文件。
- 2、默认情况下Makefile的第一个目标为终极目标。
- 3、依赖:即目标文件由哪些文件生成。
- 4、命令:即通过执行命令由依赖文件生成目标文件。注意每条命令之前必须有一个tab保持缩进,这是语法要求(会有一些编辑工具默认tab为4个空格,会造成Makefile语法错误)。
- 5、all:Makefile文件默认只生成第一个目标文件即完成编译,但是我们可以通过all 指定所需要生成的目标文件。
变量
$ 符号表示取变量的值,当变量名多于一个字符时,使用"( )"
$^ 表示所有的依赖文件
$@ 表示生成的目标文件
$< 代表第一个依赖文件
SRC = $(wildcard *.c)
OBJ = $(patsubst %.c, %.o, $(SRC))
ALL: hello.out
hello.out: $(OBJ)
gcc $< -o $@
$(OBJ): $(SRC)
gcc -c $< -o $@
变量赋值
-
“=”
是最普通的等号,在Makefile中容易搞错赋值等号,使用 “=”进行赋值,变量的值是整个Makefile中最后被指定的值。
VIR_A = A VIR_B = $(VIR_A) B VIR_A = AA
经过上面的赋值后,最后VIR_B的值是AA B,而不是A B,在make时,会把整个Makefile展开,来决定变量的值
-
“:=”
表示直接赋值,赋予当前位置的值。
VIR_A := A VIR_B := $(VIR_A) B VIR_A := AA 123
最后BIR_B的值是A B,即根据当前位置进行赋值。因此相当于“=”,“:=”才是真正意义上的直接赋值
-
“?=”
表示如果该变量没有被赋值,赋值予等号后面的值。
VIR ?= new_value
如果VIR在之前没有被赋值,那么VIR的值就为new_value。
VIR := old_value VIR ?= new_value
这种情况下,VIR的值就是old_value
-
“+=”
和平时写代码的理解是一样的,表示将符号后面的值添加到前面的变量上
预定义变量
CC:c编译器的名称,默认值为cc。cpp c预编译器的名称默认值为$(CC) -E
CC = gcc
回显问题,Makefile中的命令都会被打印出来。如果不想打印命令部分 可以使用@去除回显
@echo "clean done!"
函数
通配符
SRC = $(wildcard ./*.c)
匹配目录下所有.c 文件,并将其赋值给SRC变量。
OBJ = $(patsubst %.c, %.o, $(SRC))
这个函数有三个参数,意思是取出SRC中的所有值,然后将.c 替换为.o 最后赋值给OBJ变量。
示例:如果目录下有很多个.c 源文件,就不需要写很多条规则语句了,而是可以像下面这样写
SRC = $(wildcard *.c)
OBJ = $(patsubst %.c, %.o, $(SRC))
ALL: hello.out
hello.out: $(OBJ)
gcc $(OBJ) -o hello.out
$(OBJ): $(SRC)
gcc -c $(SRC) -o $(OBJ)
这里先将所有.c 文件编译为 .o 文件,这样后面更改某个 .c 文件时,其他的 .c 文件将不在编译,而只是编译有更改的 .c 文件,可以大大提高大项目中的编译速度。