白皮书《UVM实战》学习——2.2.1 最简单的验证平台

不问来时路

已于 2022-09-23 22:22:08 修改

阅读量583

点赞数

分类专栏： UVM实战文章标签：学习

于 2022-09-19 23:48:41 首次发布

本文链接：https://blog.csdn.net/weixin_44789149/article/details/126943798

版权

本文详述了如何构建一个基于UVM的最简单验证平台，重点介绍了driver的角色，DUT的定义，以及如何在top_tb中实例化和驱动DUT。内容涵盖DUT的功能、driver的构建过程、main_phase的实现，以及uvm_info宏的使用。

摘要由CSDN通过智能技术生成

标题如下：

第2章一个简单的UVM验证平台

2.1 验证平台的组成

2.2 只有driver的验证平台

2.2.1 最简单的验证平台

2.2.2 加入factory机制

2.2.3 未完待续

正文在下面

2.2.1 最简单的验证平台

driver是整个验证平台数据流的源泉。

一、DUT是什么？

整个第二章用同一个DUT，实现一个很简单的功能。代码如下。这个DUT的功能就是在时钟上升沿，将输入的rxd、rx_dv给txd和tx_en。

module dut(clk,
           rst_n, 
           rxd,
           rx_dv,
           txd,
           tx_en);
input clk;
input rst_n;
input[7:0] rxd;
input rx_dv;
output [7:0] txd;
output tx_en;

reg[7:0] txd;
reg tx_en;

always @(posedge clk) begin
   if(!rst_n) begin
      txd <= 8'b0;
      tx_en <= 1'b0;
   end
   else begin
      txd <= rxd;
      tx_en <= rx_dv;
   end
end
endmo