make主要解决两个问题:
1) 大量代码的关系维护
大项目中源代码比较多,手工维护、编译时间长而且编译命令复杂,难以记忆及维护。
把代码维护命令及编译命令写在 makefile 文件中,然后再用 make 工具解析此文件自动执行相应命令,可实现代码的合理编译
2) 减少重复编译时间
在改动其中一个文件的时候,能判断哪些文件被修改过,可以只对该文件进行重新编译,然后重新链接所有的目标文件,节省编译时间
Makefile文件命名规则
makefile和Makefile都可以,推荐使用 Makefile。
make工具的安装
sudo apt install make
一、Makefile 语法规则
一条规则:
目标:依赖文件列表
<Tab>命令列表
Makefile 基本规则三要素:
1)目标:
- 通常是要产生的文件名称,目标可以是可执行文件或其它obj文件,也可是一个动作的名称
2)依赖文件:
- 用来输入从而产生目标的文件
- 一个目标通常有几个依赖文件(可以没有)
3)命令:
- make执行的动作,一个规则可以含几个命令(可以没有)
- 有多个命令时,每个命令占一行
二、make 命令格式
make是一个命令工具,它解释 Makefile 中的指令(应该说是规则)。
make命令格式:
make [ -f file ][ options ][ targets ]
1.[ -f file ]:
- make默认在工作目录中寻找名为GNUmakefile、makefile、Makefile的文件作为makefile输入文件
- -f 可以指定以上名字以外的文件作为makefile输入文件
2.[ options ]
- -v: 显示make工具的版本信息
- -w: 在处理makefile之前和之后显示工作路径
- -C dir:读取makefile之前改变工作路径至dir目录
- -n:只打印要执行的命令但不执行
- -s:执行但不显示执行的命令
3.[ targets ]:
- 若使用make命令时没有指定目标,则make工具默认会实现makefile文件内的第一个目标,然后退出
- 指定了make工具要实现的目标,目标可以是一个或多个(多个目标间用空格隔开)。
三、Mak 示例
版本1:
缺点:效率低,修改一个文件,所有文件会被全部编译
版本2:
四、Makefile 中的变量
1、自定义变量
1)定义变量方法:
变量名=变量值
2)引用变量:
$(变量名)或${变量名}
3)makefile的变量名:
- makefile变量名可以以数字开头
- 变量是大小写敏感的
- 变量一般都在makefile的头部定义
- 变量几乎可在makefile的任何地方使用
执行:
除了使用用户自定义变量,makefile中也提供了一些变量(变量名大写)供用户直接使用,我们可以直接对其进行赋值。
CC = gcc #arm-linux-gcc
CPPFLAGS : C预处理的选项 如:-I
CFLAGS: C编译器的选项 -Wall -g -c
LDFLAGS : 链接器选项 -L -l
2、自动变量
- $@: 表示规则中的目标
- $<: 表示规则中的第一个条件
- $^: 表示规则中的所有条件, 组成一个列表, 以空格隔开,如果这个列表中有重复的项则消除重复项。
注意:自动变量只能在规则的命令中中使用
3、模式规则
模式规则示例:
%.o:%.c
$(CC) -c $(CFLAGS) $(CPPFLAGS) $< -o $@
五、Makefile中的函数
makefile中的函数有很多,在这里给大家介绍两个最常用的。
- wildcard – 查找指定目录下的指定类型的文件
src = $(wildcard *.c) //找到当前目录下所有后缀为.c的文件,赋值给src
- patsubst – 匹配替换
obj = $(patsubst %.c,%.o, $(src)) //把src变量里所有后缀为.c的文件替换成.o
在makefile中所有的函数都是有返回值的。
六、Makefile中的伪目标
clean用途: 清除编译生成的中间.o文件和最终目标文件
make clean 如果当前目录下有同名clean文件,则不执行clean对应的命令,解决方案:
- 伪目标声明: .PHONY:clean
声明目标为伪目标之后,makefile将不会该判断目标是否存在或者该目标是否需要更新
clean命令中的特殊符号:
- “-”此条命令出错,make也会继续执行后续的命令。如:“-rm main.o”
- “@”不显示命令本身,只显示结果。如:“@echo clean done”