1.概述
2.主存储器
2.1基本组成
这里没有听明白:看书P78页
2.2半导体芯片简介
10根地址线:2^10bit=1k
20根地址线:1M
缺点:通过数组表示地址,内存容量过大时,经过编译后需要的地址线过多
通过矩阵表示地址,地址线减少一半
2.3随机储存器(RAM)
这里的双稳态触发器T1-T4不懂?
RAM读写举例
经过读放大器的电频会被取反,但读写操作不影响(两次取反)
要求:2ms刷新128行
DRAM:内存条
SRAM: cache缓存
说出每个比较行的原理(脑海中有两个图)
2.4 只读储存器ROM
2.5存储器与CPU的连接
增加房间里的人数
增加房间数
同时增加
地址线与数据线增加的情况下,可以通过增加芯片数量,再适当调整结构,来增加容量
当MREQ为低电平时,CPU访问存储器(圆圈代表低电平有效)
2.6存储器的校验
汉明码的纠错流程
①根据公式确定组数
②算出纠错位的二进制代码
③纠错
2.7提高访存速度的措施
通过并行访问存储器来抵消CPU访存等待时间
3.高速缓冲存储器
3.1概述
3.2 cache-主存的地址映射
如何确定已经映射?
距离CPU越近的cache(一级)越使用直接相连:只比较一次标记,效率高
距离CPU越远的cache(三级)越使用直接相连:比较所有标记,效率低