- 博客(2)
- 收藏
- 关注
原创 Xilinx System Generator 乘加器组合逻辑引入的时序违约问题
解决时序违约问题问题描述问题定位IP核内部Path问题解决问题分析结论 问题描述 使用Xilinx System generator搭建了一个波形处理应用,在Equalization均衡处理中使用到乘法、加法和除法IP核,使用后编译出现时序违约数值偏大问题。 问题定位 打开"Implementation"中的"Report Clock Interaction",发现除了跨时钟域"Inter-clock paths"存在时序违约问题外,单个时钟域内部"Intra-clock paths"也存在时序违约问题。
2020-12-28 14:49:25 1249
原创 CCS(Code Composer) V6.0以上版本增加软件仿真功能(C6678可用)
CCSV6.0以上版本增加软仿功能前人的基础增加对C6678的支持 前人的基础 请参考"致CCS仿真失败的你】CCS(Code Composer)V6.0以上版本仿真教程" https://blog.csdn.net/weixin_41476562/article/details/89530902 但是,文件并不支持C6678的仿真,提示无法打开simulation_keystone1下的sim_proxy文件.并且,仿真只能选择C6657,不能选到C6678. 增加对C6678的支持 链接:https:/
2020-06-20 22:52:39 2348
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人