![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
计算机组成原理
阿猪12138
小谷围中环西十三郎
展开
-
Quartus Prime Lite Edition 设计1位二进制全加器(f_adder)
目录:1、实验目标2、创建 Project3、创建 VHDL 文件①创建半加器 h_adder.vhd 文件②创建或门 or2a.vhd 文件③创建全加器 f_adder.vhd 文件④编译4、查看 RTL 图5、仿真1、实验目标通过本实验,掌握使用VHDL硬件描述语言设计一个1位二进制全加器,做出仿真波形。注意:创建项目、文件的具体操作细节可参考以下文章:Quartus Prime Lite Edition 使用教程(创建项目与仿真)2、创建 Projectf_adder 项目创建成功。原创 2020-05-31 15:28:19 · 5401 阅读 · 0 评论 -
Quartus Prime Lite Edition 使用教程(创建项目与仿真)(mux21a)
Quartus Prime Lite Edition 安装好,打开之后。1、创建 ProjectFile->New 如下图:选 New Quartus Prime ProjectOK 之后:可以自己改名,然后就 Finish之后就如下图:2、创建 VHDLFile->New 如下图:OK 之后如下图:写入代码如下:编译时需要保存,按提示点击确认即可。编译成功:3、查看 RTL图如下:如下:查看完毕。4、仿真File->New 如下:O原创 2020-05-14 22:06:01 · 16515 阅读 · 3 评论