- 博客(13)
- 收藏
- 关注
RSS订阅
原创 关于vio和ila的区别
添加ila： 1.首先在代码中添加需要probe的信号 ila_test u_ila_test ( .clk (clk ), .probe0 (signal0), .probe1 (signal1), .probe2 (signal2), .probe3 (signal3), .probe4 (signal4), .probe5
2020-12-03 10:38:25
4370
1
原创 LTE相关协议2——下行峰值速率计算
UE如何与核心网进行用户面的数据通信UE为了和另外一个终端进行通信，需要建立一个端到端的服务。核心网会与因特网建立连接，并通过eps bearer和UE建立连接。提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录UE如何与核心网进行用户面的数据通信前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结前言提示：这里可以添加本文要记录的大概内容：例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基
2020-12-06 09:42:39
4686
原创 timing优化流程
1.优先解决综合的时序问题：先synthsis后，打开综合后report timing summary (opt.dcp)。查看综合后有无时序问题。如果综合后时序为正。则可以继续后面的place/route等。如果综合后有时序问题，则优先解决综合的时序问题。2.其次解决布局的问题：查看place后的report timing summary (placed.dcp)的查看具体的位置timing，这部分的主要是解决是否有相应的位置约束。例如，某些IP在对应的芯片中会有一些固定的位置约束。需要进行相
2020-12-04 18:29:05
1283
原创 REC_RE时延测量
单段架构： REC到RE的时间是固定的： REC的内部缓存补偿的时延 （T_DL_REC）+ 光纤时延 （T12 ） + RE的内部缓存补偿时延（T_DL_EC）+ RE处理时延(T2a)即：Ttotal = T_DL_REC + T12 + T_DL_EC + T2a。其中关于T12的计算：R1->R2->R3->R4的总时间是T14, 减去Toffset的时间，就是T12+T34。如果T12=T34，那么T12=T34=（T14 -Toffset）/2。多段
2020-12-03 19:56:59
1472
1
原创 matlab和questasim联合仿真
1.matlab启动questasim之前需要检测通信是否正常： 在命令窗口输入：hdldaemon(‘status’)进行检测，如果正常运行，则显示：HDLDaemon shared memory server is running with 0 connections如果没有启动，则显示：HDLDaemon is NOT running2.如果正常运行，则可以使用vsim启动questasim：方法一：在命令窗口手动输入：vsim启动questasim，之后所有的仿真动作，可以在qu
2020-12-01 19:15:09
642
原创 vivado报位置约束指令的critical warning
位置约束指令的critical warning：[Common 17-55] ‘set_property’ expects at least one object.[“F:/prj/ip_updata_prj/test_name/test_name.srcs/constrs_1/imports/xdc/top.xdc”:57]top.xdc里输入这两条指令会报上面两条指令。set_property LOC FE_X0Y3 [get_cells */DUT0/inst/FE_I]set_proper
2020-11-30 20:39:48
5326
原创 xilinx的SD-FEC核未进行时序约束，出现不可控现象
SD-FEC核在仿真和上版测试出现了不同的现象：仿真和测试结果不一致。仿真：ctrl输入仿真和测试一样，din_data输入到第25个数据后，din_data_ready信号（核输出）会拉低，之后过一段时间后，会拉高。正常现象仿真如下图所示：测试：din_data输入到第25个数据后，din_data_ready信号（核输出）会拉低，之后过一段时间后，拉高了一拍，之后就一直持续拉低状态。原因分析：在工程里的时序约束文件top.xdc未添加sd-fec核的布局约束指令解决方案：在工
2020-11-30 20:29:56
465
原创 通用无线公共接口cpri_11/30
容量：AxC（天线载波）表示的就是接口连接的容量。一个独立的天线上的一个载波的用户IQ数据就是AxC一个独立的天线单元表示的是RE的一个天线连接器。IQ数据映射：IQ数据采样：包含一个I采样和一个Q采样。I/Q的采样是同样大小的。IQ数据映射：一个AxC,即一个基本帧内部的 IQ数据块部分，I和Q交替映射。中间不留空Bit.。如下图所示。cpri接口的嵌套关系：最小级：基本帧W:基本帧内的字数(16bytes,W=0时为控制字)。X: 嵌套里的基本帧数（256个基本帧）Y:每个
2020-11-30 20:07:27
1658
原创 通用无线公共接口cpri学习笔记_11/24
学习目标：通用无线公共接口cpri学习笔记_11/24学习内容：学习内容1、 cpri概念及规范2、 子系统3、 协议层4、 协议数据平台、用户数据平台5、 天线载波6、 链路、被动链路7、 主端口、从端口8、 下行、上行学习产出：1.cpri概念及规范：cpri（通用公共无线接口），其实就是一个工业合作组织。 是由爱立信、华为、NEC、北电网络及西门子这些大牛公司 发起成立的规范：cpri接口可以进行多路传输。用户平台数据、控制和管理平台数据、同步平台数据这3路可以通过
2020-11-30 19:00:18
2515
原创 LTE的相关协议1
LTE的相关协议我们之前研究了基站和终端之间如何通信，那么到底是如何进行用户面和控制面的数据传输。LTE的空口协议包括用户面和控制面文章目录LTE的相关协议一、 用户面二、RLC层功能二、MAC层的功能：一、 用户面PDCP层主要功能：处理RRC消息（来自控制面）和IP包（来自数据面）具体的功能包括：1.头部压缩和解压缩。用于用户面数据。2.加密/解密：用于用户面和控制面的数据。3.完整性保护：用于控制面4.传输用户数据和控制面数据5.切换时的重排序和重传处理6。超时，丢弃数据
2020-11-25 06:31:25
2478
7
原创 linux下vivado安装问题解决
关于linux下vivado2020.1安装遇到的问题解决：提示:关于linux下vivado2020.1安装遇到的问题解决问题1描述：安装时出现permission denied的情况。如下如所示：原因分析：安装包里有权限限制，取消掉安装包里的所有权限限制即可解决方案： chmod 777 Xilinx_Unified_2020.1 –R其中-R指的是将整个安装包里文件夹Xilinx_Unified_2020.1里的所有文件都取消掉权限。安装vivado_2020.1
2020-11-24 19:07:57
2068
原创 上行传输过程
1.3 上行传输上行传输（uplink）就是信号从UE发送，基站负责接收。1.随机接入过程中，UE在上行需要发送preamble和msg3，以便与小区建立连接。2.与下行类似，eNodeB 基站在进行上行调度时，需要进行上行信道估计，这是通过对UE发送的SRS进行测量的到的。3.对于上行传输，只有当eNodeB通过对UL grant(PDCCH)来给UE分配了上行PUSCH资源时，UE才能够使用对应的资源进行上行传输。当UE没有被分配上行PUSCH资源，但又有上行数据要发送时，UE会通过发送SR（s
2020-11-24 05:08:18
2076
1
原创 空口定义、下行传输流程
第一章 LTE的概述从宏观的角度来讲述，LTE的数据传输的形成。LTE空口的上下行传输、LTE涉及的各层协议，以及如何计算LTE的下行峰值速率。同时，还会介绍UE如何与eNodeB/核心网进行控制面和数据面的通信。1.1 空口传输 5G和LTE一样，空口传输都是终端和接入网之间的接口，简称空口。比如手机和基站之间无线接口。 无线接口协议的主要作用就是：用来建立、重配置和释放各种无线的承载业务。 无线接口协议的主要分为3层、两面。 3层：物理层（L1）、数据链路层（L2
2020-11-22 21:30:44
7367
6
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人