vivado报位置约束指令的critical warning

最新推荐文章于 2024-03-29 16:09:16 发布
VIP文章 最新推荐文章于 2024-03-29 16:09:16 发布
阅读量4.8k 收藏 4
点赞数 1
分类专栏： 解决问题栏 文章标签： 5g lte 光通信
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44943244/article/details/110404891
版权

位置约束指令的critical warning：

[Common 17-55] ‘set_property’ expects at least one object.
[“F:/prj/ip_updata_prj/test_name/test_name.srcs/constrs_1/imports/xdc/top.xdc”:57]

问题描述：

top.xdc里输入这两条指令会报下图中的warning。
set_property LOC FE_X0Y3 [get_cells */DUT0/inst/FE_I]
set_property LOC FE_X0Y4 [get_cells */DUT1/inst/FE_I]

会报出下图的critical warning。说明没有找到上述约束指令里的通配符所指的路径。
在这里插入图片描述

原因分析：

提示：这里填写问题的分析：
例如：Handler 发送消息有两种方式，分别是 Handler.obtainMessage()和 Handler.sendMessage()，其中 obtainMessage 方式当数据量过大时，由于 MessageQuene 大小也有限，所以当 message 处理不及

最低0.47元/天 解锁文章
游走于世间的皮囊
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Vivado中约束脚本使用汇总
06-25
Vivado中约束脚本使用汇总
FPGA编译报错内容[Common 17-55] ‘set_property‘ expects at least one object.
m0_50993874的博客
09-05 8190
FPGA代码编译时报错。
Vivado约束添加方法：一文全面解析IO和时序约束
mengzaishenqiu的博客
04-28 1万+
FPGA开发离不开IO约束和时序约束，IO约束用于确定输入/输出端口的物理端口和电气特性，与芯片和电路设计有关。而时序约束则用于设定FPGA设计中的时序特性，以确保系统能够在预期时钟频率下正常运行。本文将介绍vivado中常见的设置约束的方法。
vivado 错误error：ERROR: [Common 17-55]‘get property, expects at least one object.Resolution:解决
最新发布
aizaiyueye的专栏
03-29 316
vivado 错误error：ERROR: [Common 17-55]'get property, expects at least one object.Resolution:解决
FPGA Vivado XDC 约束文件编写方式语法笔记
热门推荐
Blaze_Xu的博客
12-29 3万+
参考手册: UG625：https://china.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdf 一、时钟约束 1.时钟clk0的周期为10ns占空比为50%相移为0其约束形式为： clk0: period = 10, waveform = {0 5} // {0, 5} 表示一个周期的波形中0ns - 5ns 为高。 2.时钟clk1的周期为8ns占空比为75%（6ns）相移为2ns其约束形式为： clk1: period
Vivado学习笔记一
怠桑的博客
08-06 7454
Nexys 4 DDR学习笔记一新建工程源文件仿真综合约束方法一：利用I/O Planning方法二：手动输入约束命令设计实现 新建工程 1.打开Vivodo2019.1 2.点击Create Project 点击Next 为新建工程命名，注意路径和名字不要有中文 点击Next 选择RTL project，源文件之后再配置，勾选Do not specify sources at this time 选好了之后点击Next 选择FPGA版型号，Nexys4 DDR对应型号为xc7a100tcsg32
更新hdf之后无法找到接口映射
xiao_yao_ke的博客
09-02 1899
问题：修改vivado工程，添加新的模块后，没有自动生成驱动，更新hdf之后无法找到映射接口，对应头文件无法找到报错， An error has occurred. See error log for more details. (SwPlatform) Failed to call setDriver Reason: ERROR: [Common 17-55] 'set_property' e...
vivado 约束指导手册
12-28
xilinx官方提供的vivadao约束指导，详细介绍fpga设计中的各种约束问题
基于Xilinx Vivado输入延迟约束分析工程实操，通过此实验工程可以更加深刻的分析输入延迟约束。
03-07
基于Xilinx Vivado输入延迟约束分析工程实操，通过此实验工程可以更加深刻的分析输入延迟约束。
Vivado集成开发环境时序约束
11-15
文档详细讲述时序约束的定义，并使用vivado结合例子讲解，适合初学者学习FPGA开发
vivado常用综合属性.zip_vivado_vivado 约束_vivado约束_常用属性_常用综合属性
09-15
vivado常用综合属性，可以帮助对设计进行约束
遇见BUG（3）critical warning也要关注！
yundanfengqing_nuc的专栏
08-21 2020
在Vivado调试工程时候，是不是有这么一个习惯（至少是我），只要不是error，哪怕再多的critical warning，也不多看一眼，认为与我无关，只是相应的EDA工具多此一举。 嗯，，，有时候固然如此，工具不太智能，但是我们要发挥人为的价值，练就火眼金睛，去察觉哪些会对我们的工程产生影响，哪些有必要解决。 今天的猪脚是如下的cr...
xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps
piracymonk的博客
02-22 1551
之前用serdes一直都是跑的比较低速的应用，3.125Gbps，按照官方文档一步一步来都没出过什么问题，这次想验证一下K7系列GTX最高线速8Gbps，看看xilinx的FPGA是不是如官方文档所说。 GTX速度到底可以跑到多少 关于器件速度的问题首先找到 ds182->Kintex-7 FPGAs Data Sheet:DC and AC Switching Characteristics，可以自己对应的器件去找，不过这个在设计电路板器件选型的时候就应该考虑到，除非是买的开发部学习用。这里面包
【XILINX】Vivado - 严重警告：​[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性
sqqwm的专栏
01-11 1627
【XILINX】Vivado - 严重警告：​[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性
关于vio和ila的区别
weixin_44943244的博客
12-03 4115
添加ila： 1.首先在代码中添加需要probe的信号 ila_test u_ila_test ( .clk (clk ), .probe0 (signal0), .probe1 (signal1), .probe2 (signal2), .probe3 (signal3), .probe4 (signal4), .probe5
linux下vivado安装问题解决
weixin_44943244的博客
11-24 1930
关于linux下vivado2020.1安装遇到的问题解决： 提示:关于linux下vivado2020.1安装遇到的问题解决 问题1描述： 安装时出现permission denied的情况。 如下如所示： 原因分析： 安装包里有权限限制，取消掉安装包里的所有权限限制即可 解决方案： chmod 777 Xilinx_Unified_2020.1 –R 其中-R指的是将整个安装包里文件夹Xilinx_Unified_2020.1里的所有文件都取消掉权限 。 安装vivado_2020.1
timing优化流程
weixin_44943244的博客
12-04 1196
1.优先解决综合的时序问题： 先synthsis后，打开综合后report timing summary (opt.dcp)。查看综合后有无时序问题。如果综合后时序为正。则可以继续后面的place/route等。 如果综合后有时序问题，则优先解决综合的时序问题。 2.其次解决布局的问题： 查看place后的report timing summary (placed.dcp)的查看具体的位置timing，这部分的主要是解决是否有相应的位置约束。例如，某些IP在对应的芯片中会有一些固定的位置约束。需要进行相
matlab和questasim联合仿真
weixin_44943244的博客
12-01 577
1.matlab启动questasim之前需要检测通信是否正常： 在命令窗口输入：hdldaemon(‘status’) 进行检测，如果正常运行，则显示： HDLDaemon shared memory server is running with 0 connections 如果没有启动，则显示： HDLDaemon is NOT running 2.如果正常运行，则可以使用vsim启动questasim： 方法一：在命令窗口手动输入：vsim 启动questasim，之后所有的仿真动作，可以在qu
vivado 位置约束
09-07
在Vivado中，位置约束（Placement Constraint）用于指定设计中的逻辑元素（如时钟、输入输出端口、模块等）在FPGA芯片的物理位置。下面是一些常见的位置约束方法： 1. 使用物理约束文件（XDC文件）：在项目中创建一个XDC文件，并在其中定义位置约束。例如，要将一个时钟约束到特定的时钟资源上，可以使用以下语法： ``` create_clock -period <时钟周期> -name <时钟名称> [get_pins <时钟引脚路径>] ``` 您可以在XDC文件中添加其他属性来指定其他类型的约束，如IO约束、时序约束等。 2. 使用约束编辑器：在Vivado的Constraint编辑器中，您可以通过图形界面添加位置约束。打开“约束”视图，在“物理”选项卡上，您可以选择适当的对象（如时钟、IO等），然后在底部的属性框中指定其位置约束。 3. 使用Tcl命令：Vivado提供了Tcl命令接口，您可以使用Tcl命令直接指定位置约束。例如，要将一个IP核实例约束到特定的FPGA片上，可以使用以下Tcl命令： ``` set_property LOC <物理位置> [get_cells <实例名称>] ``` 这将把该实例限制在指定的物理位置。 请注意，确保位置约束与所选芯片的物理约束兼容，并遵循技术规格说明中的建议和要求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值