1.优先解决综合的时序问题:
先synthsis后,打开综合后report timing summary (opt.dcp)。查看综合后有无时序问题。如果综合后时序为正。则可以继续后面的place/route等。
如果综合后有时序问题,则优先解决综合的时序问题。
2.其次解决布局的问题:
查看place后的report timing summary (placed.dcp)的查看具体的位置timing,这部分的主要是解决是否有相应的位置约束。例如,某些IP在对应的芯片中会有一些固定的位置约束。需要进行相应的约束,使得整个的板卡布局最优化。
3.最后再解决route后的时序问题:
查看route后的report timing summary(routed.dcp)。有一些具体的timing问题,比如说扇出太大、路径太长、组合逻辑的问题。