weixin_45207764的博客

原创 为什么 STM32 FSMC 在访问 16 位外部设备时，内部地址（HADDR）需要右移一位对齐？

为什么 STM32 FSMC 在访问 16 位外部设备时，内部地址（HADDR）需要右移一位对齐？

原创 LVGL移植到STM32教程(附源码) ----兼容正点原子精英板

LVGL移植到STM32教程(附源码) 兼容正点原子精英板

原创 【无标题】

#define LCD_BASE ((u32)(0x60000000 | 0x00020000))

原创 oai compatible provider for copilot for deepseek UI界面设置

本文介绍了OAI兼容Copilot提供程序的安装与配置过程。主要内容包括：1）如何打开OAI用户界面；2）UI界面的全局参数设置方法；3）模型厂商配置选项；4）详细的模型参数设置界面（包含两个子界面的截图说明）。这些图文并茂的操作指南帮助用户快速完成OAI与Copilot的集成配置，确保服务正常运行。

原创 VS code 使用STM32CubelDE for Visual Studio Code环境，如何配置CMakeLists.txt新增其他.C文件路径

摘要：STM32CubeMX生成的CMakeLists.txt文件仅首次创建，后续不会覆盖，可安全修改。添加外部文件方法：1）在target_sources中添加.c文件路径或使用通配符；2）在target_include_directories中添加头文件路径；3）可选添加宏定义或库。该文件提供清晰的占位区域供用户自定义配置，确保项目构建灵活性。（149字）

原创 HFSS 差分线 TDR 仿真，仿真结果阻抗只有3~4Ω 仿真结果阻抗异常

TDR 仿真 阻抗异常

原创 ANSYS Box Color 和 Transparent 应变为可编辑状态 无法选中 解决办法

ANSYS Box Color 和 Transparent 应变为可编辑状态 无法选中 解决办法

原创 AD 如何快速查看报错

右键单击叉叉位置,如下图所示。AD 如何快速查看报错。

原创 在CMakeLists.txt文件中添加.C文件\.H文件

在CMakeLists.txt文件中添加.C文件/.H文件

原创 【无标题】

# 正点原子STM332f103ZET6精英版原理图+仿制PCb

原创 PCB的字符设计

PCB的字符设计

原创 RS422 程序设计

在GPIO初始化过程中，将DE引脚 置1 RE引脚置0；其他程序设计与RS232一致，无任何变化；RS422 程序设计思路。

原创 AD21模块布局设置

AD21 模块布局

原创 AD如何在封装制作时添加禁止铺铜区域？

然后画好所需要的挖空的区域即可，如果是设计完PCB之后才来进行铺铜挖空的，可以在添加完铺铜挖空之后选中器件右击点选“Update PCB With All”，即可将铺铜挖空更新到PCB上，再重新铺铜即可。在PCB封装库中，选择“Top Layer”层执行菜单命令“放置→多边形铺铜挖空”，

原创 AD 飞线显示混乱、错位

Altium Designer中线拉完成了还存在飞线的解决办法

原创 淘宝不发货赔偿规则

淘宝卖家须在买家付款后48小时内发货或设置的发货时间内发货；针对淘宝网官方发起的活动、特定节假日、不可抗力影响等情形，发货时间以淘宝网的公告通知为准；同时卖家与买家通过协商工具协商成功的，卖家须在协商成功的时间内发货。具体规则点此查看注意：2022年7月18日开始，淘宝规则升级调整，如您的订单支付时间在7月18日之后，适用淘宝新规。淘宝订单如出现延迟发货行为，商家需赔付货款5%（不包括邮费）（最低不低于5元。投诉办法：找淘宝平台客服，要求超时发货投诉。最高不超过100元）

原创 自动创建高速差分孔的隔离盘

自动创建高速差分孔的隔离盘

原创 Allegro布局走线对齐工具

1） 解压icons.rar至目录 cadence\SPB_16.6\share\local\pcb\icons;2）解压skill.rar至目录Cadence\SPB_16.6\share\local\pcb\skill;3）解压align.rar至目录Cadence\SPB_16.6\share\local\pcb\forms；4）重启allegro,输入命令“AL”即可启动。： 验证码：4zv2。

原创 .BOM的后缀名是什么格式，需要什么软件才能生成BOM文件

.BOM文件打开

原创 AddOn 与 PACK 区别

原创 淘宝下单时结算显示美金，解决办法

[在亲，若您在淘宝下单时结算显示美金，说明您的所在地区和支付方式设置结算方式为国际货币。

原创 连接器等效替换

国产器件 等效替换 国外器件 随时更新

原创 通过jlink 烧录.bin文件报错： Failed to download RAMCode. Failed to prepare for programming.

通过jlink 烧录.bin文件报错：Failed to download RAMCode. Failed to prepare for programming.Failed to download RAMCode!Failed to auto program target通过KEIL 烧录程序报错： ***JLink Error: Could not start CPU core. (ErrorCode: -1)***JLink Error: Cannot read register

原创 cadence16.6 报错 ERROR(SPSMI-31): Catalog file orAlsSrvr.xml does not exist.

cadence16.6报错 ERROR(SPSMI-31): Catalog file orAlsSrvr.xml does not exist. This file should be there in either the /share/cdssetup/smi/orcommn or in the CDS_SITE.解决办法：发现自己安装了 吴老大（吴川斌）的软件 allegro extract 174。打开软件 点击 清除注册。

原创 csdn积分怎么查看

CSDN 查看积分

原创 win10卸载vivado2020.1

win10卸载vivado2020.1

原创 Allegro 模块化拆分

Allegro 模块化拆分

原创 #38 WARNING(SPCODD-38): ERROR(SPCODD-47):

#38 WARNING(SPCODD-38): Terminating character '=' not found on line 7434. ERROR(SPCODD-47): Packaging can not complete because the file C:\USERS\BAOTONG.ZHANG\D\1-PROJECT\2-SWIFT\004-FSP_POWER_TEST\003-SCH\allegro/pstxnet.dat could not be loa

原创 74HC595原理图”中“ RCLK SRCLK SRCLR”是什么意思

74HC595原理图”中“ RCLK SRCLK SRCLR”是什么意思

原创 Pspice进行电路仿真 ，出现报错 WARNING(ORNET-1039): Warnings were reported, check Session Log

Pspice进行电路仿真 ，出现报错 WARNING(ORNET-1039): Warnings were reported, check Session Log

原创 OrCAD_PSpice简明教程 Cadence16.6 仿真教程 PSpice

Cadence16.6 仿真教程 PSpice

原创 SSD1306 芯片 手册官方网址

SSD1306 芯片 手册官方网址

原创 Cadence allegro软件的单位设置精度不能设置为4位呢？

Cadence allegro软件的单位设置精度不能设置为4位呢？

原创 allegro 差分等长布线时，右下角提示 Sphase 和 Rdly 的区别

allegro差分等长布线时，右下角提示Sphase和Rdly的区别。布差分线时，自己做个备忘。

原创 Line to Route Keepin Spacing 自己做下记录

Line to Route Keepin Spacing

原创 STM32的TAMPER-RTC管脚作为Tamper使用

STM32的TAMPER-RTC管脚作为Tamper使用

原创 铝壳电阻选型

铝壳电阻选型---------------备忘

原创 在Allegro中放置的元件显示不出来E- (SPMHA1-150): Symbol does not fit into the drawing ... reposition the symbol

在Allegro中放置的元件显示不出来E- (SPMHA1-150): Symbol does not fit into the drawing ... reposition the symbol

原创 【无标题】

Keil 错误记录