云隐雾匿的博客

一、程序直接控制方式计算机从外部设备读取数据到存储器，每次读一个字的数据。对读入的每个字，CPU需要对外设状态进行循环检查，直到确定该字已经在I/O控制器的数据寄存器中。在程序直接控制方式中，由于CPU的高速性和I/O设备的低速性，致使CPU的绝大部分时间都处于等待I/O设备完成数据I/O的循环测试中，造成了CPU资源的极大浪费。在该方式中，CPU之所以要不断地测试I/O设备的状态，就是因为在CPU中未采用中断机构，使I/O设备无法向CPU报告它已完成了一个字符的输入操作。特点:程序直接控制方式虽然

一、Cache 的基本工作原理Cace位于存储器层次结构的顶层，通常由SRAM构成。Cache和主存都被分成若干大小相等的块(Cache块又称为Cache行)，每块由若干字节组成，块的长度称为块长(Cache行长)。由于Cache的容量远小于主存的容量，所以Cache中的块数要远少于主存中的块数，它仅保存主存中最活跃的若干块的副本。故而Cache按照某种策略，预测CPU在未来一段时间内欲访存的数据，将其装入Cache。当CPU发出读请求时，如果访存地址在Cache中命中，就将此地址转换成Cache

CISC和RISC的比较

一、关中断处理器响应中断后，首先要保护程序的现场状态，在保护现场过程中， CPU 不应该响应更高级中断源的中断请求。否则 ，如果现场保存不完整，在中断服务程序结束后，也就不能正确地恢复并继续执行现行程序。二、保存断点为了保证中断服务程序执行完毕后能正确地返回到原来的程序，必须将原来程序的断点保存起来。断点可以压入堆栈，也可以存入主存的特定单元中。三、引出中断服务程序引出中断服务程序的实质就是取出中断服务程序的入口地址送入程序计数器（PC）。通常有两种方法寻址中断服务程序

一、结构相关由于多条指令在同一时刻争用同一资源而形成的冲突称为结构相关，有以下两种解决办法： (1)前一指令访存时，使后一条相关指令（以及其后续指令）暂停一个时钟周期。 (2)单独设置数据存储器和指令存储器，使两项操作各自在不同的存储器中进行，这属于资源重复配置。类比操作系统中的互斥二、数据相关数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的情况，则这两条指令即为数据相关。当多条指令重叠处理时就会发生冲突，解决的办法有以下两种： (1)把遇到数...

一、数据寻址概述数据寻址就是如何在指令中表示一个操作数的地址，如何用这种表示得到操作数或怎样计算出操作数的地址。数据寻址方式的种类较多，为了区别各种方式，通常在指令字中设一个字段，用来指明属于哪种寻址方式。二、常见的数据寻址方式1.隐含寻址这种类型的指令，不明显地给出操作数的地址，而是在指令中隐含着操作数的地址。如单地址的指令格式，就不是明显地在地址字段中指出第二操作数的地址， 而是规定累加器 ACC作为第二操作数地址，指令格式明显指出的仅是第一操作数的地址。2.立即寻址

在⼀个多主控设备的总线中，每个主控设备都能启动数据传送。因此必须提供⼀种机制来决定在某个时刻由哪个设备拥有总线使⽤权的过程称为总线仲裁。仲裁⽅式可分为集中仲裁方式和分布式仲裁方式。一、集中仲裁方式集中仲裁将所有的总线请求集中起来，利⽤⼀个特定的裁决算法进⾏裁决，基本由CPU进⾏处理。 集中仲裁方式有链式查询方式、计数器定时查询方式和独立请求方式3种。 1.链式查询方式总线上所有的部件共用一根总线请求线，当有部件请求使用总线时，需经此线发总线请求信号到总线控制器。由总线控制器检查总

存储器容量扩展方式及存储器的层次结构

SRAM的特点静态随机存储器（ SRA ）的存储元是用双稳态触发器来记忆信息的，因此即使信息被读出后，它仍保持其原状态而不需要再生（非破坏性出）。但是，只要电源被切断 原来的保存信息便会丢失，故它属易失性半导体存储器。 SRAM 的存取速度’快，但集成度低，功耗较大，所以一般用来组成高速缓冲存储器。DRAM的特点与SRAM存储器的存储原理不同，动态随机存储器(DRAM)是利用存储元电路中栅极电容上的电荷来存储信息的，常见的DRAM 的基本存储电路通常分为三管式和单管式。DRAM采用地

冯诺依曼机计算机硬件系统由运算器、存储器、控制器、输⼊设备和输出设备5⼤部分组成，运算器是中⼼， 控制器通过控制线与各个部件通信。其特点如下：1.计算机硬件系统由运算器、存储器、控制器、输入设备和输出设备 大部件组成。2.指令和数据以同等地位存于存储器内，并可按地址寻访。3.指令和数据均用二进制代码表示的指令由操作码和地址码组成，操作码用来表示操作的性质 ，地址码用来表示操作数在存储器中的位置。4.指令在存储器内按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根