MIPS微程序CPU设计(Logism)

最新推荐文章于 2024-06-22 21:07:49 发布
最新推荐文章于 2024-06-22 21:07:49 发布
阅读量2.1w 收藏 411
点赞数 58
分类专栏： 硬件设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45710947/article/details/108326669
版权

【设计任务】

  1. 掌握多周期MIPS CPU中各条指令(8条指令)的数据通路;
  2. 掌握多周期MIPS CPU(8条指令和)微程序控制器设计的基本原理;
  3. 能利用相关原理在Logisim平台中设计实现8条指令的多周期微程序MIPS CPU，包括微程序地址转移电路，微程序控制器设计，微程序代码设计，CPU数据通路电路设计。

【设计方法和电路工作原理】

  1. 核心指令集8条 （可实现内存区域冒泡排序）
    在这里插入图片描述

2.指令的划分
在这里插入图片描述

3.电路实现指令译码逻辑
R型指令：ADD、SLT
I型指令：LW、SW、BEQ、BNE、ADDI
SysCall指令
在这里插入图片描述

  1. ALU控制器逻辑
    当AluOP=5时,ALU执行加法；当AluOP=6,ALU执行减法；当AluOP=（0B）H时执行有符号数比较。
    在这里插入图片描述

  2. 构建多周期MIPS CPU数据通路
    在这里插入图片描述

电路图：
在MIPS多周期CPU（微程序）子电路中，利用如下组件构建CPU数据通路 PC、MEM、IR、DR、RegFile、ALU、Controller。
在这里插入图片描述

  1. 实现微程序地址转移逻辑
    在这里插入图片描述

由指令状态变换图可得
R_Type的微程序入口地址为7；ADDI的微程序入口地址为11
LW的微程序入口地址为2；SW的微程序入口地址为5
BEQ的微程序入口地址为7；BNE的微程序入口地址为10
SYSCALL的微程序入口地址为13
利用微程序地址转移逻辑自动生成自动生成逻辑表达式
在这里插入图片描述

将表达式输入至组合逻辑电路分析表达式中，即可自动生成微程序地址转移逻辑。
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述

7.根据状态图构建微程序
在这里插入图片描述

  1. 多周期MIPS取指令阶段T1
    在这里插入图片描述

此时，AluSrcB=01，即SrcB=4;IRWrite=1表示写入当前指令，PCWrite=1表示PC更新为PC+4；MemRead表示读取内存，P=0表示下一条指令按下址字段取指令，即下一阶段是译码阶段。译码指令的微指令地址为0001，即下址为0001
在这里插入图片描述

所以取指令对应的微指令为（13201）H
2) 多周期MIPS取指令阶段T2
在这里插入图片描述

此时P=1,由于下一条指令由微程序入口决定。
在这里插入图片描述

  1. R型指令执行状态周期T3~T4
    在这里插入图片描述
    在这里插入图片描述

R1阶段 AluControl=10即运算方式由Func决定，AluSrcA=1表示ScrA取R1的值。下一微指令是R2，即下址为1000.
R2阶段写回寄存器RD，RegDst=1写回选中RD,同时RegWrite=1写入寄存器。回到取指令，即下址为0000.

  1. LW指令执行状态周期T3~T5
    在这里插入图片描述

同理可得
在这里插入图片描述

  1. Beq指令执行状态周期T3
    在这里插入图片描述

同理可得

在这里插入图片描述

得到总的微指令
在这里插入图片描述

将微指令对应的十六进制复制到控制存储器

在这里插入图片描述

输入信号
1.指令字Opcode，Func字段（12位）
2. 时钟信号、复位信号
输出信号
1.多路选择器选择信号
2.内存访问控制信号
3.寄存器写使能信号
4. 运算器控制信号、指令译码信号
在这里插入图片描述

构建多周期MIPS CPU
在这里插入图片描述

运行程序：
在这里插入图片描述

实现冒泡排序

在这里插入图片描述

在这里插入图片描述
总电路图：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

Who_Am_I.
关注
专栏目录
MIPS CPU设计(HUST)
01-01
单周期MIPS CPU设计 微程序地址转移逻辑设计 MIPS微程序CPU设计 硬布线控制器状态机设计 多周期MIPS硬布线控制器CPU设计（排序程序）
logisim mips多周期微指令cpu（8指令）设计
10-18
华中科技大学logisim实验，计算机组成原理，多周期微指令（8指令）cpu设计，实现了电路的设计，可以直接跑，也可以酷的网上闯关
[Logisim 头歌实践教学平台]理想流水线设计 MIPS流水CPU设计---HUST（计算机组成原理课程设计）
That_Day_的博客
06-22 1569
实验目的 学生掌握流水接口设计的基本原理，能够将单周期的CPU改造成可以运行无任何冲突冒险程序的理想流水线。 实验内容 将单周期CPU修改为理想流水线。设计流水接口子电路IF/ID、ID/EX、EX/MEM、MEM/WB，并测试联调理想流水线测试.asm程序，Ctrl+k自动仿真，运行17条指令后停机，时钟周期应该是21，由于最后一拍没有计数，周期数显示应该是20。实验基本原理图如下所示：
[Logisim 头歌实践教学平台]重定向流水线(ID段分支2103版本)（计算机组成原理课程实践）MIPS流水CPU设计---HUST
That_Day_的博客
06-17 959
[Logisim 头歌实践教学平台]重定向流水线(ID段分支2103版本)（计算机组成原理课程实践）MIPS流水CPU设计---HUST
Logisim平台上的单周期和多周期MIPSCPU设计（计组课设）
热门推荐
WJY2003IBDM的博客
06-18 2万+
实验一、单周期MIPS CPU的设计1.实验目的--掌握硬布线控制器设计的基本原理--在Logisim平台中设计实现MIPS单周期CPU2.主要任务--绘制单周期MIPS CPU数据通路：对应子电路图“单周期MIPS（硬布线）”--实现单周期硬布线控制器（纯组合电路）：对应子电路图“单周期硬布线控制器”--测试联调。
logisim多周期(微程序)MIPS CPU
09-15
cpu-EduCoder-3-23.circ
MIPS微程序CPU设计
weixin_48039084的博客
12-16 4945
【设计任务】 掌握多周期MIPS CPU中各条指令(8条指令)的数据通路;掌握多周期MIPS CPU(8条指令和)微程序控制器设计的基本原理;能利用相关原理在Logisim平台中设计实现8条指令的多周期微程序MIPS CPU，包括微程序地址转移电路，微程序控制器设...
设计一个MIPS微处理器
weixin_42600128的博客
02-15 174
很抱歉，设计一个微处理器需要专业的计算机知识和经验，作为自然语言处理模型，我无法为您完成这样的任务。但是，我可以提供一些基本的信息和指导方向。 MIPS (Microprocessor without Interlocked Pipeline Stages) 是一种常用的 RISC (Reduced Instruction Set Computing) 微处理器体系结构。与其他微处理器体系结构相比...
华中科技大学计算机组成原理 头歌实验教学平台MIPS CPU设计（HUST）
03-23
第1关（单周期MIPS CPU设计）到第五关（多周期MIPS硬布线控制器CPU设计（排序程序））的txt源码都有。 把后缀名改为.circ就可以查看logisim的电路图。 仅供学习参考，请勿抄袭
基于MIPS的五级流水线微处理器（CPU）设计、modelsim仿真通过、verilog编写
wcy
10-06 4145
五级流水线CPU设计、采用MIPS架构、verilog HDL编写、modelsim仿真通过、讲解详细
计算机组成原理 MIPS微程序CPU设计实验报告
最新发布
09-07
计算机组成原理 MIPS微程序CPU设计实验报告
logisim ___微程序控制器程序.circ
07-19
微程序控制器的工作过程，微程序实现的模型机。，实现了加、减、乘、与、或、非、自增一、异或等指令。把相应的项目和微指令直接导入，就可以运行了
微程序控制器的CPU设计
05-10
设计一台微程序控制的模型计算机 1) 拟定指令系统（含机器指令的字长、格式、寻址方式及指令的种类等） 2) 设计数据通路，给出模型机中所含的部件及其间的连接，以及信息在数据通路中传送时所需的微命令。 3) 设计微程序的流程图 4) 设计微指令 5) 编写微程序 6) 使用VHDL编码，仿真检测实验的功能是否达到设计要求 其中包含完整的课设报告以及源程序。
MIPS CPU设计(HUST).zip
01-04
全部关卡，复制txt，满分过，方便快捷
mips指令集下的CPU编写
03-21
根据《自己动手写CPU》完成的MIPS-CPU编写，实现功能与原作思想一致，但实现方法有所区别，可供参考
MIPS流水线CPU设计（武汉大学计算机学院专用）
06-22
本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括：取指令阶段IF，指令译码阶段ID，指令执行阶段EXE，存储器读写阶段MEM，寄存器写回阶段WB。相关模块包括：程序存储器imem，控制单元controller，寄存器堆regfile，算术逻辑单元alu，数据存储器dmem。在完成了CPU的整体逻辑设计后，通过Modelsim仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
24条指令cpu+mips单周期+多周期微程序.rar
07-03
包含华科计组实验 8条指令单周期cpu和多周期微程序地址转移，在同一个.circ文件中 包含24条指令cpu的.circ和excel的...以及包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表的课程设计文档
基于MIPS多周期CPU设计报告，含代码与vivado仿真截图
11-26
基于MIPS的多周期CPU设计不仅加深了对计算机体系结构的理解，而且提供了实践经验，使学习者能够亲手构建一个功能完备的微处理器。通过代码实现和Vivado仿真，可以更好地理解和调试CPU设计，从而提升设计能力。 在...
【计算机模型机设计】8指令多周期（硬布线）MIPS CPU设计报告
梦园08的博客
01-03 7593
本课程设计是完成该课程并进行了多个单元实验后，综合利用所学的理论知识，并结合在单元实验中所积累的计算机部件设计和调试方法，设计简单计算机系统。所设计的系统能在 LOGISIM 仿真平台上正确运行，通过检查程序结果的正确性来判断所设计计算机系统正确性。本课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行中央处理器底层电路的实现、故障分析与定位、系统调试等环节的综合锻炼，进一步提高学生分析和解决问题的能力。
单周期mips cpu设计代码
07-13
### 回答1： 单周期MIPS CPU是一种简化的CPU设计，它是基于MIPS架构的一种处理器设计方案。以下是一个简单的单周期MIPS CPU的设计代码： ```verilog module SingleCycleMIPS ( input wire clk, // 时钟信号 input wire reset, // 复位信号 input wire [31:0] instruction, // 输入指令 output wire [31:0] dataOut // 输出数据 ); // 寄存器定义 reg [31:0] pc; // 程序计数器 reg [31:0] rs, rt, rd; // 寄存器rs, rt, rd reg [15:0] op, func; // 操作码op, 功能码func reg [31:0] aluResult; // 运算结果 reg [31:0] memDataOut; // 存储器数据输出 reg [31:0] dataOut; // 输出数据 // 控制信号定义 wire RegDst; // 寄存器目的地址控制信号 wire ALUSrc; // ALU源操作数控制信号 wire MemtoReg; // 写回寄存器数据来源控制信号 wire RegWrite; // 寄存器写控制信号 wire MemRead; // 存储器读控制信号 wire MemWrite; // 存储器写控制信号 wire Branch; // 分支指令控制信号 wire Jump; // 跳转指令控制信号 wire [1:0] ALUOp; // 运算操作码控制信号 // 数据通路及控制单元 // ... // 对数据通路及控制单元的实现 endmodule ``` 上述代码只是一个简单的框架，具体实现还需根据MIPS CPU的详细设计规范进行具体编写。在该实现中，包含了基本的寄存器定义、控制信号定义和数据通路及控制单元。具体的数据通路和控制单元实现需要根据MIPS CPU的设计要求进行详细的逻辑实现。通过该设计，可以实现单周期MIPS CPU的基本功能，包括指令执行、数据读写、控制流控制等。 ### 回答2： 单周期MIPS CPU设计代码是一种基于冯·诺依曼结构的计算机处理器设计。它按照指令的执行过程划分为多个阶段，并通过控制信号和数据通路来实现指令的执行。 首先，我们需要定义基本的数据通路模块。包括指令存储器（Instruction Memory）、数据存储器（Data Memory）、寄存器（Registers）和ALU（算术逻辑单元）。指令存储器用于存储指令，数据存储器用于存储数据，寄存器用于保存中间结果，而ALU用于进行算术逻辑运算。 接下来，我们需要定义控制信号。例如，指令寄存器（IR）用于存储当前指令，控制单元解码IR的操作码以生成相应的控制信号。控制信号包括读写使能信号、ALU操作控制信号、存储器写使能信号等。 然后，我们需要定义指令执行的阶段。在单周期MIPS CPU中，常用的指令执行阶段包括取指、译码、执行、访存和写回。在取指阶段，从指令存储器中读取当前指令；在译码阶段，解码指令并提取操作数；在执行阶段，进行算术逻辑运算；在访存阶段，进行内存访问；在写回阶段，将结果写回寄存器文件。 最后，我们需要将各个模块和阶段整合在一起，通过控制信号和数据通路进行指令的执行。可以使用硬件描述语言（如Verilog）来描述单周期MIPS CPU的设计，并在FPGA上进行验证。 总结来说，单周期MIPS CPU设计代码涵盖了数据通路的定义、控制信号的生成和指令执行的阶段划分。它是一种基于冯·诺依曼结构的计算机处理器设计，能够执行MIPS指令集中的指令。
评论 18
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Who_Am_I.

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值