组合逻辑电路（笔记）

组合逻辑电路
组合逻辑电路的分析
组合逻辑的电路设计
常用MIS组合逻辑器件及应用
组合逻辑电路中的竞争与冒险
组合逻辑电路的分析步骤:
根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑表达式。
根据输出函数表达式列出真值表。
用文字概括出电路的逻辑功能。
组合电路设计步骤可概括为 ：
1:描述逻辑问题。
这一步的任务是将要设计的问题转化成一个逻辑问题，也就是用一个逻辑表达式来描述设计的要求。因此，这一步的目标是建立描述这个设计问题的最小项表达式。
2:化简逻辑函数。
通常由第一步获得的最小项表达式不是最简形式。为了使所设计的电路最简单，需要将这个函数化为最简形式。
3:变换逻辑函数。
这一步的任务是根据题目给定的门电路类型，将上一步所获得的最简表达式变换为所需要的形式，按此形式直接画出逻辑图。
4:画逻辑图，并考虑实际工程问题。

设计一个两个一位十进制数相加（8421表示），输出以十进制输出（8421）加进位

编码器
用文字、符号或数码表示特定对象的过程称为编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电路就是编码器。

按照被编码信号的不同特点和要求，有二进制编码器、二——十进制编码器、优先编码器之分。


它的输入是代表0~9这10个数符的状态信号，有效信号为1(即某信号为1时，则表示对它进行编码)，输出是相应的BCD码，因此也称10线——4线编码器·。和二进制编码器特点一样，任何时候只允许输入一个有效信号。
与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。

Eable（使能端）:E低电平输入有效
在这里插入代码片
常用MIS组合逻辑器件及应用
译码器
译码是编码的逆过程，它将代码（二进制数）“翻译成”相应的状态信号。

Eable(使能)，Chip Select(Cs) 片选
二进制译码器有n个输入端（即n位二进制码），2^n个输出线。常见的MIS译码器有2——4译码器、3——8译码器和4——16译码器。

二进制译码器的输出将输入二进制代码的各种组合状态都译出来了。因此，二进制译码器又称全译码器，它的输出提供了输入变量的全部最小项。
当译码器使能端有效是，输出函数正好与译码地址输入变量的最小项（或最大项）联系起来。
数据选择器
数据选择器又称多路选择器(Multiplexer,简称MUX)，它有n位地址输入，2^n位数据输入，1位输出。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀双掷开关。
数据选择器的应用：
1数据传输
2用做函数发生器
3实现逻辑函数



降维卡诺图法求余子式Di的求解步骤:
1：画出函数的K图。
2：选择地址输入。
3：在F的K图上确定余函数Di的范围(子K图)。
4：求余函数Di。
5：画出逻辑图。





组合逻辑电路中的竞争与冒险
1：竞争与冒险
在组合逻辑电路中，某一输入变量经·不同途径传输后，到达电路中某一会合点的时间有先有后。这种现象称为竞争。由于竞争而使电路输出发生瞬时错误的现象称为冒险。