- 博客(97)
- 资源 (16)
- 收藏
- 关注
RSS订阅原创 【学习笔记】4、组合逻辑电路(下)
接前文《【学习笔记】4、组合逻辑电路(上)》半加器：只考虑两个加数本身，不考虑低位进位。A、B是两个加数S表示和数C表示进位列出真值表：S=A‾⋅B‾⋅Ci+A‾⋅B⋅Ci‾+A⋅B‾⋅Ci‾+ABCi=A⊕B⊕CiS=\overline{A}·\overline{B}·C_i+\overline{A}·B·\overline{C_i}+A·\overline{B}·\overline{C_i}+ABC_i=A⊕B⊕C_iS=A⋅B⋅Ci+A⋅B⋅Ci+A⋅B⋅Ci+ABCi=A⊕B⊕Ci//
2024-07-13 23:58:28
1010
原创 【DSP】xDAIS算法标准
1. 简介在安装DSP开发支持包时，有名为 “xdais_7_21_01_07”文件夹。xDAIS全称: TMS320 DSP Algorithm Standard(算法标准)。39条规则，15条指南。参考文档。参考文章。2. 三个层次3.接口XDAIS Digital Media。编解码引擎。VISA（Video，Image，Speech，Audio）。4. 未完待续。。。
2024-05-31 23:37:47
299
原创 【条形码code39】基础知识
符号集。(共43个字符)包括 数字0 ~ 9,大写字母A~Z,空格,-,。,$,/,+,%Extended Code39，支持全部ASCII字符。完整的code39条形码：起始字符（ * ） + 数据数值 + （可选的）检查字符 + 停止字符( * )编码规则：（1）5条线（4个空隙），表示一个字符。（2）粗线表示1，细线表示0。（3）间隙宽的表示1，间隙窄的表示0。（4）五条线 + 四空隙 => 九位二进制编码（其中必有3位为1）。（5）首位各一个*，标识开始与结束。
2024-05-29 17:15:31
415
原创 【LORA协议栈】工作记录
作为一个组件，通过485与网关或者各种子设备连接在一起。支持boot升级。通过SPI与LORA芯片通信。接收和发送数据。有3路通信口。TTL调试口，485口，无线RF口。
2024-05-29 14:04:03
278
原创 【学习笔记】3、逻辑门电路
由下图可知，栅极电压较大时，MOS处于导通可变电阻区，彻底导通，相当于一根闭合导线。CMOS反相器（或CMOS电路），用来驱动其他MOS器件时，负载的输入阻抗是电容性的。在“可变电阻区”内，Vds变大，电流Id也变大，电流Id变化趋势逐渐变缓慢。当BJT集电结的正向偏压达到SBD的导通阈值电压时，二极管先导通，将三极管的集电极正向偏压钳制在0.4V。（4）缺点，制造工艺要求高，功耗大，（电压摆幅小）抗干扰能力差。处，电流最大，功耗最大。NMOS与非门，基于NMOS反相器，在“非门”上加个“与”，即串联。
2024-04-08 02:03:26
1419
原创 【BUG】段错误
NMI返回指针寄存器（NRP）包含返回指针，它将CPU引导到正确的位置，以便在NMI处理后继续执行程序。当NMI服务完成时，使用中断服务例程中NRP（B NRP）中地址的分支将返回到程序流。NRP包含程序流中第一个执行包的32位地址，该包由于不可擦除中断而未被执行。尽管您可以向NRP写入一个值，但任何后续的中断处理都可能覆盖该值。在同时发生内部异常的情况下，不同的异常源可能会设置相同的标志。内部异常报告寄存器（IERR）包含指示内部异常原因的标志。可以猜测是，某个地址上的代码段，被其他代码改写。
2024-02-18 09:26:35
580
原创 【学习笔记】2、逻辑代数与硬件描述语言基础
2.1 逻辑代数（1）逻辑代数的基本定律和恒等式基本定律或 “+”与 “·”非 “—”0-1律A+0=AA+1=1A+A=AA+A‾\overline{A}A=1(互补律)A·0=0A·1=AA·A=AA·A‾\overline{A}A=0A‾‾\overline{\overline{A}}A=A结合律(A+B)+C = A+(B+C)(AB)C=A(BC)=ABC交换律A+B = B+AAB=BA分配律A(B+C) = AB+ACA+BC
2024-01-15 23:42:55
1190
原创 以太网外设ETH
近几年，项目需要，在多款单片机上使用了以太网外设。本文为阶段知识整理，查缺补漏，方便以后再次遇到相关任务时，可以游刃有余的完成工作。
2023-05-14 22:27:26
1298
1
原创 #STM32学习# 不同的型号
Flash 16/32 Kbytes.Flash 64/128 Kbytes.Flash 256/512 Kbytes.Flash 768 Kbytes/1 Mbyte.
2023-05-06 15:41:06
923
1
原创 [FPGA] 7系列FPGA的基础知识
Virtex-7 Family是Xilinx公司推出的一系列FPGA器件，采用了28纳米工艺制造。它是Xilinx公司的第一个采用28纳米工艺的FPGA系列，提供了高性能、低功耗和灵活性的特点。Virtex-7 Family提供了不同规模的器件，包括Virtex-7 XT、Virtex-7 HT、Virtex-7 H580T、Virtex-7 VXT和Virtex-7 VX系列，每个系列都提供了不同的适用范围和功能。
2023-04-06 15:14:55
2066
原创 vivado的XVC报文解析
首先，已知当前版本的XVC，有三种报文，如下图所示。本文重点关注"shift:"命令。当XVC识别FPGA失败的时候，会多次做尝试，收到以下的报文。附上一个JTAG状态机。（1）第一条shift命令，如下图所示。可知主要用来搬运32位的数据。这里不知道这32位的数据表示什么意思。（2）第二条shift命令，移动132字节的数据（3）第3条shift命令（4）第4条与第2条的shift一致。（5）第5条报文，仅用于jtag状态机的复位。可能是vivado发现一直连不上，想要单独复位试一下。
2023-03-30 15:22:33
2944
1
原创 #GD32F307VET6# 等位替代海威华芯HHD1705001
ADC采集，在使用单片机内部温度采集功能时，发现该通道需要放在其它通道的前面进行。否则读出来的数值会异常。这可能和我的ADC采集方式有关系。初始化引脚前需要先初始化时钟，否则引脚可能会初始化失败。这是我观察发现的，不确定是否为个例问题。
2023-03-24 10:30:41
571
原创 #芯片# 几种FLASH的使用对比
N25Q128A、W25Q128JV、SM25QH128M、N25Q256A、W25Q256、SM25QU256MK
2022-12-14 15:56:30
2512
原创 GPIO相关寄存器
1. STM32的GPIO相关寄存器GPIOx_BRRGPIOx_BSRRGPIOx_CRHGPIOx_CRLGPIOx_IDRGPIOx_LCKRGPIOx_ODR1.1 输入输出方向的设置涉及到两个32位的配置寄存器（Configuration Register），CRH，CRL。GPIOB->CRL &= 0x0FFFFFFF;GPIOB->CRL|=0x30000000;//3<<28;//配置PB7为输出GPIOB->CRL &=
2022-05-10 16:52:41
2114
原创 【mini2440】S3C2440的MMU
1. 什么是MMU？参考：https://blog.csdn.net/p1279030826/article/details/1058273551.1 背景与发展随着计算机科学技术的发展，所需解决的问题越来越复杂，单任务批处理已不能满足需求了。应用程序需要的内存量越来越大。虚拟内存的思想。程序所需的内存可以远超物理内存的大小，将当前需要执行的留在内存中，而不需要执行的部分留在磁盘中。可以满足多应用程序同时驻留内存能并发执行。1.2 MMU内存管理单元(Memory Managemen
2022-01-05 17:55:42
505
原创 【mini2440】S3C2440的串口
1. 基本电路2. 相关寄存器2.1 引脚2.2 框图2.3 串口3. 相关代码S3C2440A 中的时钟控制逻辑可以产生必须的时钟信号，包括 CPU 的 FCLK，AHB 总线外设的 HCLK 以及 APB 总线外设的 PCLK。S3C2440A 包含两个锁相环（PLL）：一个提供给 FCLK、HCLK 和 PCLK，另一个专用于USB 模块（48MHz）。工作频率FCLK 最高 400MHz。提供给 ARM920T 的时钟。HCLK 最高 136MHz。提供给用于 ARM92
2022-01-05 16:25:47
1018
原创 【mini2440】S3C2440的基本IO
1. 原理图与实物图对照图https://download.csdn.net/download/Kshine2017/737328332.详细介绍2.1 Led电路普通控制代码：//GPBCON 0x56000010 R/W 配置端口B的引脚#define GPBCON (*(unsigned int *)0x56000010)//GPBDAT 0x56000014 R/W 端口B的数据寄存器#define GPBDAT (*(unsigned int *)0x56000014
2022-01-04 11:26:17
552
原创 #matlab# 简单实验之采样测得频率值
参考连接：https://ww2.mathworks.cn/help/matlab/math/basic-spectral-analysis.html注：生成的波形周期个数越多，得到的频谱越尖。增大tt可以使频谱更纯粹。%% matlab 采样，FFT，得到频率FFSS = 4000;%采样频率FF = 200; %200Hz TT = 1/200;%0.005 sQQ = 0; %相位tt = 0: 1/FFSS: TT*20-1/FFSS;Ssin = sin(2*pi*FF*
2021-12-07 12:57:52
1654
原创 【MINI2440】linux系统下载全流程
首先需要下载BOOT到NOR FLASH官方资料给出两种硬件下载方式。JTAG串口下载 和 LPT并口下载。时代发展至今，笔记本已经不支持并口了。使用JTAG方式下载boot程序到开发板的NOR FLASH中。https://www.bilibili.com/video/BV17h411o7TK?p=17&spm_id_from=pageDriver...
2021-11-30 12:03:41
3181
原创 #HHD32F107# IIC
国产芯片声明：本文旨在帮助自己记录芯片的常用配置过程。同时希望分享出自己的使用经验，让更多的人加入国产芯片的开发中。新的技术往往都来自于模仿。从模仿到超越。芯片国产化的过程需要模仿已经比较成熟的产品，让使用者好入手，增加自己的用户量。IIC2个I2C总线接口 。支持主、从两种模式。可设定为4个不同的从机地址。支持3MHz速率。相关引脚IIC寄存器大概了解一下有哪些寄存器，这些都已经在驱动中封装好，不需要特别关注。IIC主模式代码实现void i2c_init(HHD32F1_II
2021-11-26 16:28:39
500
1
原创 #HHD32F107# watch dog
介绍独立的频率可以设定的看门狗时钟振荡器看门狗定时器可触发中断或复位支持低功耗模式时钟源可以选择内部低速时钟或者内部高速时钟。看门狗 时钟振荡 控制寄存器 WDTOSCCTRL 0x024振荡器的模拟部分用于产生模拟时钟(Fclkana)。有±20%的误差。振荡器的数字部分，模拟时钟(Fclkana)会被重新整形分频到 WDT_CLK 输出。模拟时钟(Fclkana)可以用FRWQSEL 在320KHz 到2.2MHz 范围内选择。然后再被DIVSEL 控制的分频器分频输出到WDT
2021-11-26 15:16:17
596
原创 #芯片# RN675X
参考链接https://blog.csdn.net/wode1212008/article/details/75221699https://zhuanlan.zhihu.com/p/34345829简介输入：2路CVBS(不能同时输入)和S-Video(一般不用)输出：BT601/656/1302支持NTSC 、PAL复合视频输入；支持高清视频输入AHD1.0和OVI1080N视频源；常见分辨率：720P@25/30Hz 1080N@25/30Hz通信方式：IIC;外部晶振：26/27/
2021-11-26 10:24:20
1031
原创 #芯片# MX25L12835F
FLASH芯片MX25L12835F支持串行外设接口SPI，模式 0 和模式 3单电源操作 2.7 到 3.6 伏，用于读取、擦除和编程操作128Mb：134,217,728 x 1 位结构或 67,108,864 x 2 位（二 I/O 模式）结构或 33,554,432 x 4 位（四 I/O 模式）结构协议支持 单 I/O、双 I/O 和四 I/O。 支持所有协议的时钟频率高达 133MHz， 支持Fast Read、2READ、DREAD、4READ、QREAD指令。每个扇区 4K 字
2021-11-25 16:31:45
1437
原创 #芯片# MB85RC64
铁电存储器 FRAM简介MB85RC64 是一种被称为FRAM（铁电随机存取存储器）的存储芯片.位配置 : 8,192 × 8 位二线串行接口 : 通过两个端口实现完全可控：串行时钟 (SCL) 和串行数据 (SDA)。工作频率 : 400 kHz （最大）读/ 写耐久性 : 10^12 （一万亿）次/ 字节数据保持 : 10 年 ( + 85 °C), 95 年 ( + 55 °C), 200 年以上 ( + 35 °C)工作电源电压 : 2.7 V 到3.6 V低功耗 : 工作电流
2021-11-25 15:52:49
4900
1
VIVADO与XVC协议
2023-04-06
STM32L476数据手册（英文）3个PDF
2018-12-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人