第一章
P2 计算机的五代变化(可能会出选择题,像第四代第五代)
类型 | 运算速度(每秒) | 特点 | 影响 | |
---|---|---|---|---|
第一代 | 电子管计算机 | 几千次至几万次 | 体积庞大,成本很高,可靠性很低 | 形成了计算机的基本体系,确定了程序设计的基本方法,数据处理机开始得到应用 |
第二代 | 晶体管计算机 | 几万次至几十万次 | 可靠性提高,体积缩小,成本降低 | 工业控制机开始得到应用 |
第三代 | 中小规模集成电路计算机 | 几十万次至几百万次 | 可靠性提高,体积缩小,成本下降 | 形成机种多样化,生产系列化,使用系统化,小型计算机开始出现 |
第四代 | 大规模和超大规模集成电路计算机 | 1000万次至1亿次 | 可靠性提高,体积缩小,成本下降 | 由几片大规模集成电路组成的微型计算机开始出现 |
第五代 | 巨大规模集成电路计算机 | 10亿次 | 由一片巨大规模集成电路实现的单片计算机开始出现 |
计算机的几大块,特别是CPU由几块组成的(两块—>三块(加上cache))
早期:运算器和控制器
后来:运算器、cache、控制器
P15 冯诺依曼型计算机的主要设计思想是什么?它包括哪些组成部分?(简答题)
主要设计思想:存储程序并按地址顺序执行
包括:存储器、运算器、控制器、输入和输出设备
第二章
由补码求加减法(大题)溢出的检测 例题11-18
带求补器的补码阵列乘法器求乘法(大题) 例题21
P25下–P26 奇偶校验 例题10
奇校验位:奇数个1在后面加0
偶校验位:偶数个1在后面加0
P62 第1、6题
第三章
P65存储器的分级、对存储器的要求是什么(容量大、存取速度……)?
定义 | 作用 | 性能 | |
---|---|---|---|
高速缓冲储存器(cache) | 计算机系统中的一个高速小容量半导体存储器 | 为了提高计算机的处理速度,利用cache来高速存器指令和数据 | 存取速度快,储存容量小 |
主存储器 | 计算机系统主要存储器 | 用来存放计算机运行期间的大量程序和数据,能和cache交换数据和指令 | |
外存储器 | 大容量辅助存储器,目前主要使用磁盘、磁带和光盘存储器 | 用来存放系统程序和大型数据文件及数据库 | 存储容量大,位成本低 |
CPU能直接访问内存储器(包括cache和主存储器),CPU不能直接访问外存储器,外存储器的信息必须调入内存 储器后才能位CPU进行处理。
P67地址线、数据线(选择型的填空题或选择题)
SRAM
地址线决定有多少个存储单元,有n条地址线就有2的n次方个
数据线决定存储器的字长,有n条数据线字长就是n位
存储位元=存储单元*存储器的字长
P71 DRAM的读写周期、刷新周期(尤其是刷新周期、为什么刷新、刷新的两种方式)(多看)
读写周期的定义是从行选通信号RAS下降沿开始,到下一个RAS信号的下降沿为止的时间,也就是连续两个读周期的时间间隔
刷新周期:DRAM存储单元是基于电容器上的电荷量存储,这个电荷量随着时间和温度而减少,因此必须定期地刷新,以保持它们原来记忆的正确信息,典型标准是每隔8ms到16ms必须刷新一次
刷新操作有集中式刷新和分散式刷新两种方式。
在集中式刷新中,DRAM的所有行在每一个刷新周期中都会被刷新。读/写不能和刷新同时发生
在分散式刷新中,每一行的刷新插入到正常的读/写周期之中
P84 双端口控制器 双端口存储器的逻辑结构(选择题)
同一个存储器具有两组相互独立的读写控制电路,进行并行的独立操作,高速工作
提供两个相互独立的端口,它们分别具有各自的地址线、数据线、和控制箱,因而可以对存储器中任何位置上的数据进行独立的存取操作
P88 例题5
设存储器容量为32字,字长为64位,模块数为m=4,分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位,总线传送周期t=50ns。若连续读出4个字,问顺序存储器和交叉存储器的带宽各是多少?
步骤:①计算数据总量q ;②计算时间周期:交叉存储器 t1=T+(m-1)t 顺序存储器 t2=mT t是总线传送周期;T是存储周期;③求带宽 W1=q/t1 W2=q/t2
P90–96 (重中之重)cache是什么缓冲器、为了解决什么问题、cache的命中率、P92例题6、主存与cache的映射方式
cache是一种高速缓冲寄存器,为了解决CPU和主存之间速度不匹配而采用的一项重要技术。原理基于程序运行中具有的空间局部性和时间局部性。
主存与cache的地址映射:与主存容量相比,cache的容量很小,它保存的知识主存内容的一个子集,且cache与主存的数据交换是以块为单位。为了把主存块放到cache中,必须应用某种方法把主存地址定位到cache中,称作地址映射。
全相联映射方式
直接映射方式
组相联映射方式
P101 虚存是在主存和辅存之外附加一些硬件和软件实现的。由于软件的介入,使虚存对设计存储管理软件的系统的系统程序员而言是不透明的,但对应用程序员而言仍然是透明的。
P112 9、16、18
第四章
P117地址码(理解)零地址、一地址、二地址、三地址 原理
零地址指令的指令字中只有操作码,而没有地址码
一地址指令只有一个地址码,它指定一个操作数,另一个操作数地址是隐含的
二地址指令常称为双操作数指令,它有两个地址码字段A1和A2,分别指明参与操作的两个数在内存中或运算器中通用寄存器的地址,其中地址A1兼做存放操结果的地址
可以分为三种类型:
1. 存储器-存储器(SS)类型:参与操作的数都放在内存里
2. 寄存器-寄存器(RR)类型:需要多个通用寄存器或个别专用寄存器,速度很快,不需要访问内存
3. 寄存器-存储器(RS)类型:既要访问内存单元,又要访问寄存器
三地址指令字中有三个操作数地址A1,A2和A3,A1为被操作数地址,A2为操作数地址,A3为存放操作结果的地址
P121 例题1、2
变址寄存器+位移量–>主存地址
P123 指令的寻址方式(了解)(提到跳跃寻址,条件转移和无条件转移指令)
顺序寻址方式:PC来计数指令的顺序号,该顺序号就是指令在内存中的地址
跳跃寻址方式:当程序转移执行的顺序时,指令的寻址就采取条约寻址方式。跳跃是指下条指令的地址码不是由程序计数器给出,而是由本条指令给出
指令系统中的各种条件转移或无条件转移指令,就是为了实现指令的跳跃寻址而设置的
P124 操作数的基本寻址方式(理解)
第五章
P139 CPU的基本组成三大块、控制器由什么组成
CPU由控制器、cache、运算器组成
控制器由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成
P140 CPU中的主要寄存器的组成和作用(好好看)
数据缓冲寄存器(DR):数据缓冲寄存器用来暂时存放ALU的运算结果,或由数据存储器读出的一个数据字
指令寄存器(IR):用来保存当前正在执行的一条指令
程序计数器(PC):为了保证程序能够连续地执行下去,CPU必须具有某些手段来确定下一条指令的地址,结构是具有寄存器和技术两种功能的结构
数据地址寄存器(AR):用来保存当前CPU访问的数据cache 存储器中单元的地址
通用寄存器(R0~R3):当算术逻辑单元(ALU)执行算数或逻辑运算时,为ALU提供一个工作区
状态字寄存器(PSW):保存由算术指令和逻辑指令运算或测试结果建立的各种条件代码
P142 指令周期 :取值周期、执行周期;了解指令周期、CPU周期、机器周期(时钟周期)大小,谁最小,谁最大
指令周期是去除一条指令并执行这条指令的时间
CPU周期又称机器周期、时钟周期,通常用内存中读取一个指令字的最短时间来规定CPU周期
T周期:一个CPU周期包含若干个T周期,它是处理操作的最基本的单位
指令周期>CPU周期>T周期
P142 最后一段话
指令周期常常用若干个CPU周期数来表示,CPU周期称为机器周期,又称时钟周期。CPU访问一次内存所花的时间较长,因此通常用内存中读取一个指令字的最短时间来规定CPU周期。就是说,一条指令的取出阶段需要一个CPU周期时间,而一个CPU周期时间又包含有若干个T周期(处理器的最基本单位)。这些T周期的总和则规定了一个CPU周期的时间宽度。
P161 机器指令与微指令的关系:一条机器指令所完成的操作划分成若干条微指令来完成
P165和P164最下面 水平型微指令和垂直型微指令的比较(好好的看)
1. 水平型微指令并行操作能力强,效率高,灵活性强,垂直型微指令则较差。
2. 水平型微指令执行一条指令的时间短,垂直型微指令执行时间长
3. 由水平型微指令解释指令的微程序,有微指令字较长而微程序短的特点。垂直型微指令则向方,微指令字较短而微程序长
4. 水平型微指令用户难以掌握,而垂直型微指令与指令比较相似,比较容易掌握
P170 流水线中的主要问题
要使流水线具有良好的性能,必须使流水线畅通流动,不发生断流。但由于流水过程中会出现以下三种相关冲突,实现流水线的不断流是困难的,这三种相关是资源相关、数据相关和控制相关。
P183 第1、8题
第六章
P207 第1题
第七章
P209外围设备的概念:外围设备这个术语设计相当广泛的计算机部件。事实上,除了CPU和主存外,计算机系统的每一部分都可作为一个外围设备来看待
P213写入的原理:写入时,将计算机并行送来的数据取至并-串变换寄存器,变为串行数据,然后一位一位地由写电流驱动器作功率放大并加到写磁头线圈上产生电流,从而在盘片磁层上形成按位的磁化存储元。读出时,当记录介质相对磁头运动时,位磁化存储元形成的空间磁场在读磁头线圈中产生感应电势,此读出信息经放大检测就可以还原成原来存入的数据。由于数据时一位一位穿行独处的,故要送至串-并变换寄存器变换为并行数据,再并行送至计算机。
P224 注意级和位数的转换 、存储容量
如果用8位表示一像素,则有256级灰度或颜色
为了不断提供刷新图像的信号,必须把一帧图像信息储存在刷新存储器,也叫视频存储器。其存储容量M由图像分辨率和灰度级决定 M=r×C(r:分辨率,C:灰度级)
如分辨率位1024×1024,256级颜色深度的图像,存储容量M=1024×1024×8bit=1MB
第八章
P244 中断向量的产生 特别是前两段话
由于存储器的地址码是一串布尔量的序列,因此常常把地址码称为向量地址。
当CPU响应中断时,有硬件直接长生一个固定的地址(即向量地址),由向量地址指出每个中断源设备的中断服务程序入口,这种方法通常称为向量中断。显然,每个中断源分别有一个中断服务程序,而每个中断服务程序又有自己的向量地址。当CPU识别出某中断源时,由硬件直接产生一个与该中断源相对应的向量地址,很快便引入中断服务程序。向量中断要求在硬件设计时考虑所有中断源的向量地址,而实际中断时只能产生一个向量地址。