计算机组件原理期末复习看这一篇应该够了

#软考
#计组

一、计算机系统

1.1计算机硬件组成

计算机硬件组成有五大部分:分别是:

• 运算器
• 控制器
• 存储器
• 输入设备
• 输出设备
  存储器又分内部存储器，外部存储器
  输入设备和输出设备合并称为外部设备 外设
  主机 ：CPU+主存储器

1.2 中央处理单元

中央处理单元组成：由运算器、控制器、寄存器组和内部总线组成
中央处理单元功能：实现程序控制、操作控制、时间控制、数据处理

运算器组成与功能

• 算术逻辑运算单元（ALU）：实现对数据的算术和逻辑运算
• 累计寄存器（AC）：运算结果或源操作数的存放区
• 数据缓存寄存器（DR） ：暂时存放内存的指令或数据
• 状态条件寄存器（PSW）：保存指令运行结果的条件码内容
  运算器功能：执行所有的算术运算、如加减删除等；执行所有的逻辑运算并进行测试

控制器的功能

• 指令寄存器IR ：暂存CPU执行指令(当前正在执行的指令)
• 程序计数器PC：存放指令执行地址（下一条将要指令的地址）
• 地址寄存器AR ：保存当前CPU所访问的内存地址
• 指令译码器ID：分析指令操作码
  控制器功能：控制整个CPU的工作、包括程序控制、时序控制

1.3数据

数据的转换

• 进制的表示 二进制(0b)、十六进制(0x)、八进制
• R进制整数转十进制 按位权展开法（每一位乘R的n次方）
• 十进制转R进制 （除R取余倒排法）
• 二进制转八进制：每三位二进制数可以直接计算成1位八进制数
• 二进制转十六进制：每四位二进制数可以直接计算成十六进制数
  小数部分转换不考

数据的表示

• 机器数： 各种数值在计算机中的表示形式：其特点是使用二进制计数制，数的符号用0和1表示 小数点则隐含，不占位置
• 机器数有无符号数和带符号数之分：
• 无符号表示正数，没有符号位，带符号数最高位为符号位，正数符号位位0，负数符号位为1
• 真值：机器数对应的实际值

数的编码方式

原码 ：一个数的正常二进制表示 最高位为符号位 符号位 0表示+ 1表示-
反码：正数的原码即是反码，负数 除符号位外，其余位均安位取反，
补码： 正数的原码=反码=补码， 负数的补码是在反码基础上+1 若有进位则产生进位
移码：无论正负 都是将原码的补码的首位(符号位) 取反得到移码

浮点数表示

浮点数：表示方法 N=F*2^E 其中 E称为阶码，F称为尾数，类似于十进制的科学计数法，

在浮点数的表示中，阶码为带符号的纯整数，尾数为带符号的纯小数，
数值范围由阶码确定，数值精度由尾数确定

算术运算和逻辑运算

• 算术运算就是 :加减删除
• 逻辑与 & 0和1 相与 只要有一个为0则结果为0，两个都为1则为1
• 逻辑或| 0 和1 相或 只要有一个为1 则结果为1 两个都为0 则为0
• 异或 两个为相同则为0 两个数不同则为1
• 逻辑非 0的非为1 1的非为0
• 逻辑左移 <<: 二进制整体左移n位 ,高位溢出则补0，低位补0
• 逻辑右移>>：二进制整体右移 n位 ，高位补0，低位溢出则舍弃

1.4 效验码

码距： 就单个编码： 00而言 其码距为1 因为只需要改变一位就变成另一个编码，在两个编码中，从A码转换到B码 所需要改变的位数称为码距 ，一般来说 码距越大 越利于检错和纠错

奇偶效验码

• 在编码中增加1位校验位来使编码中1的个数为奇数（奇校验）或者偶数 偶校验 从而使码距变为2 ； 只能检出1位错
• 奇校验： 含有奇数个1 接收方收到后会计算编码里有多少个1，如果是奇数个则无误，偶数个则有误
• 偶校验：同上

循环冗余效验码（CRC）

CRC只能检错 不能纠错，，能检多位错

1. 先将原始报文除以多项式，将所得余数作为效验位加在原始报文之后，作为发送数据发送给接收方， CRC由两部分组成，左边位信息码，右边为效验码。 效验码由信息码产生，效验码位数越长，效验能力越强，，计算的时候采用的是模2运算，不借位，不进位，不退位。

海明效验码

海明码：本质是利用奇偶性来检错和纠错的检验方法构成方法是在数据位之间的确定位置上插入K个效验位，通过扩大码距实现检错和纠错
设数据位是n位，校验位是k位，则n和k必须满足以下关系**(2^k)-1>=n+k**
校验位 ： 所有位都编号，从最低位开始编号 从1开始递增，校验位处于2的n次方中 即处于第 1 2 4 8 16，等等，然后其他位才能放数据。

计算效验位：将信息位拆分成二进制表示

• 如第7位 =4+2+1 同理第6位=4+2. 第5位 =4+1 第3位 =1+2

• 这些2的n次方位都是校验位 可知 第4位效验位效验 7 6 5 三位数据位

• 因此这第4位效验位的值 = 7，6，5这三位数据值的异或 第 2和第1位效验位同上

• 计算出三个效验位后 ，可知 最终要发送的海明效验码位 1010101

二、计算机体系结构

体系结构类型	结构	关键特性	代表
单指令流单数据流SISD	控制部分 1个 处理器1个 主存模块1个		单处理器系统
单指令流多数据流SIMD	控制部分1个 处理器多个 主存模块多个	各处理器以异步的形式执行同一条指令	并行处理机，阵列处理机，超级向量处理机
多指令流单数据流MISD	控制部分多个 处理器一个 主存模块多个	被证明不可能	目前没有
多指令流多数据流MIMD	控制部分多个 处理器多个 主存多个	能够实现作业、任务、指令各级并行	多处理机系统多计算机
指令流对应控制部分 数据流对应处理器 主存是都需要的；

指令

• 计算机指令： 一条指令由操作码和操作数组成；操作码决定要完成的操作，操作数指参与运算的数据；
• 操作要求和操作数地址都是由二进制组成，分别称为操作码和地址吗，整条指令以二进制编码的形式存放在存储器中
• 计算机指令执行过程：取指令->分析指令->执行指令三个步骤

指令寻址方式

• 顺序寻址方式：当执行一段程序时，是一条指令接着一条指令
• 跳跃寻址方式：指下一条指令的地址码不是由程序计数器给出，而是由本条指令直接给出。

指令操作数寻址方式

• 立即寻址方式: 存的不是地址，而是操作数本身
• 直接寻址方式：在指令的地址字段中直接给出操作数在主存中的地址
• 间接寻址方式：指令地址码字段所指向的存储单元中存储的是操作数地址
• 寄存器寻址方式：指令中的地址码是寄存器序号

指令系统（重点）

CISC 复杂指令系统：兼容性强，指令繁多，长度可变，数量多，使用频率差别大，支持多种寻址格式， 通过微程序控制技术实现

RICS 精简指令系统： 数量少，使用频率接近，定长格式，大部分为单指令周期，操作寄存器， 支持寻址方式少，增加了很多通用寄存器适合采用流水线

指令流水线(考点)

将指令分成不同段，每段有不同的部分去处理，因此可以产生叠加效果，所以部件去处理指令的不同段，

• 流水线周期： 执行时间最长的一段
• 流水线执行时间： 1条指令总执行时间+(总指令条数-1)*流水线周期\
• 流水线吞吐率：总指令条数/流水线执行时间
• 流水线加速比：不使用流水线总执行时间/使用流水线总执行时间
• 超标量流水线技术：常规流水线是度为1的，即每个流水线阶段只执行一个部分，当度大于1时，就是超标量技术，当度为3时，相当于3条流水线并行执行， 也就是说取指、分析、执行每个阶段都同时处理3条指令，因此，当题目提到度的概念时，计算时需要将：指令条数=指令条数/度，再套用流水线执行时间公式

存储系统(重点)

• 存取速度: CPU内存寄存器>Cache>主存储器>联机磁盘存储器>脱机光盘

• 局部性原理：在CPU运行时，所访问的数据会趋向于一个较小的局部空间地址内，包括以下两个方面：
  1. 时间局部性原理：如果一个数据项正在被访问，那么在近期它很有可能会被再次访问，即在相邻的时间里会访问同一个数据项
  2. 空间局部性原理：在最近的将来会用到的数据地址和现在正在访问的数据地址很可能是相近的，即;相邻的空间地址会被连续访问

• 高速缓存：

  1. 高速缓存Cache用来存储当前最活跃的程序和数据，直接与CPU交互，位于CPU和主存之间，容量小，速度快， 其内容是主存内存的副本拷贝，
  2. Cache: 由控制部分和存储器组成，存储器存储数据，控制部分判断CPU要访问的数据是否在Cache中，存在则命中，不在则依据一定的算法从主存中替换。
  3. 地址映射：在CPU工作时，送出的是主存单元的地址，而应从Cache存储器中读/写信息，这就需要将主存地址转换为Cache存储器地址，这种地址的转换称为地址映像，由硬件自动完成映射。
     1. 直接映射：将Cache存储器等分成块，主存也能等分成块并编号，主存中的块和Cache中的块对应关系是固定的，也就是说两块号相同才能命中。地址变换简单，但是不灵活，容易造成资源浪费。容易冲突。
     2. 全相联映像: 同样都等分成块并编号，主存中任意一块都与Cache中任意一块对应，因此可以随意调入Cache任意位置，单地址变换复杂，速度较慢，因为主存可以随意调入Cache任意块，只有当Cache满了才会发生块冲突，所以这种映像方式也是最不容易发生块冲突的映像方式。不容易冲突。
     3. 组组相连映像：前面两种的结合，先将Cache存储器分块再分组，主存也先分块再分组，组间采用直接映像，即主存命中组号与Cache中组号相同的组才能命中，组内是全相联映像，，也就是说只有同组内才能任意调换块。

总线结构

• 内部总线
  内部芯片级别的总线，芯片与处理器之间通信的总线
• 系统总线
  是板载总线，用于计算机内部各部分之间的连接，具体分为数据总线(并行数据传输位数) 地址总线(系统可管理的内存空间大小)、控制总线(传送控制命令)
• 外部总线：设备一级的总线，微机和外部设备的总线，代表有串行总线，并行总线 USB通用串行总线

系统可靠性分析

平均无故障时间 MTTF=1/失效率
平均故障修复时间 MTTR=1/修复率
平均1故障间隔时间 MTBF=MTTF+MTTR
系统可用性 =MTTF /(MTTF+MTTR)*100%
系统都是由多个系统组成的 :
串联系统： 一个系统不可靠则整个系统崩溃，可靠性 R=R1*R2*R3** * *Rn
并联系统： 所有设备的都不可靠系统才崩溃 可靠性R=1-(1-R1)*(1-R2)* * *(1-Rn);
混合系统： 划分串并联 分别计算

三、网络安全性可靠性

网络安全五大要素

• 保密性：确保信息不暴漏给未授权的实体
• 完整性：保证数据传输过程中是正确无误的，接收和发生相同
• 可用性：保证合法的用户能以合法的手段来访问数据
• 可控性：控制授权访问内的信息流向及行为方式
• 不可抵赖性： 信息数据参与者不能否认之间发送的数据

安全威胁分类：

• 重放攻击（ARP） ：所截获的某次合法通信数据拷贝，出于非法目的而被重新发送
• 拒绝服务(DOS)：对信息或资源的合法访问被无条件拒绝
• 窃听：
• 业务流分析
• 信息泄露
• 破坏信息完整性
• 非授权访问: 信息或资源被一个非授权的人或以非授权方式使用

加密技术

明文：实际传输的数据
密文：经过加密后的数据
加密：将明文加密转化为密文的过程
解密：将密文转换成明文的过程
加密算法：一般是公开的，包括两大规则，代换(转换成完全不同的其他数据) 置换 (打乱明文顺序，进行重新置换)
加密和解密过程中使用的密码等，

对称加密

对数据加密和解密的密码是相同的，也称为 共享密钥加密技术 属于不公开密钥加密算法，其特点是加密安全性不高，其密钥分发困难，但是其加密速度快，适合大数据的加密
**这些加密算法很重要常考 **
常用的有

• DES: 替换+移位 56位密钥，64位数据块
• 3DES ：三重DES 两个56位密钥，K1,K2 加密 ： K1->K2->K1 ;解密也是这个逻辑
• AES: 高级加密标准Rijndael加密法
• RC-5 ：RSA数据安全公司很多产品都使用这个
• IDEA 算法： 128位密钥 64位数据块 比DES 的加密性好，对计算机功能要求低

非对称加密技术

又称公开密钥加密技术 各个用户分别有一对密钥称为公钥和私钥，其中公钥是公开的，所有用户都指定，私钥是保密的，只有自己知道，使用公钥加密，只能使用对应的私钥才能解密，使用私钥加密，同样只有对应的公钥才能解密。非对称加密的原理就是 其对数据的加密和解密的密钥是不同的 ，是公开密钥加密算法。
常见的非对称加密算法有

• RSA 512位(1024位)密钥，计算量大，难破解
• A.ECC :椭圆曲线算法
• Elgamal:
• 背包算法
• Rabin
• D-H

信息摘要

就是一段数据的特征信息，当数据发生了改变，信息摘要也会发生改变，发送方会将数据和信息摘要一起传给接收方，接收方会根据收到的数据重新生成一个信息摘要，若此摘要和信息收到的摘要相同，则说明数据正确。信息摘要是由哈希函数生成的。

信息摘要的特点：不算数据多长，都会产生固定长度的信息摘要，任何不同的输入数据都会产生不同的信息摘要。 单向性，只能由数据产生信息摘要，而不能由信息摘要还原数据

信息摘要算法：MD5（产生128位的输出）、SHA(安全散列算法，产生160位的输出，安全性高)

数字签名

数字签名属于非对称加密体制，主要功能有：不可否认，报文识别，报文的完整性
原理： 若发送方需要发送数据，应该使用发送方的私钥进行数字签名，而公钥是共享的，任何接收方都可解密。

数字证书

数字证书又称数字标识，由用户申请，证书签发机关CA对其核实和签发的。由用户公钥认证，
数字证书格式： 序列号，版本号，签名算法，发行者ID，发行者，主体ID，有效期，公钥

公钥基础设施

公钥基础设施是提供公钥加密和数字签名服务的额系统或平台，目的是为了管理密钥和证书，一个机构通过采用PKI框架管理密钥和证书可以建立一个安全的网络环境。
PKI的基础技术包括加密，数字签名，数据完整性机制，数字信封，双重数字签名等
PKI 主要包括四个部分： X.509格式的证书，CA操作协议，CA管理协议，双重数字签名