笔记
桃子不是桃子
这个作者很懒,什么都没留下…
展开
-
2020-10-04
移相振荡器振荡频率的测量(1)1.设计任务:设计移相振荡器电路和比较器电路,设计一个测量方波频率的程序。2.实验采用三极管与RC超前移相电路构成移相振荡电路,三节RC超前移相电路构成振荡器。这种振荡器的电路缺点是选择性较差,输出信号也不稳定,振荡频率不宜调整。3.原理该电路主要由三极管RC超前移相电路构成移相振荡电路,电路中的电阻R2和100千欧电阻构成三极管的分压式偏置电路,R5是三极管发射极电阻,三极管具备处于放大状态的直流电路工作条件。三极管工作在放大状态下,这是一个振荡器所需的。共发射极原创 2020-10-04 01:23:01 · 625 阅读 · 0 评论 -
2020-10-03
状态机检测序列10111.程序module fsm(clk,clr,a,y);input clk,clr,a;output y;reg y;reg[2:0]current_state,next_state;parameter s0=3’b000,s1=3’b001,s2=3’b010,s3=3’b011,s4=3’b100;always@(posedge clk or negedge clr)beginif(clk)current_state<=s0;elsecurrent_原创 2020-10-03 16:25:46 · 92 阅读 · 0 评论 -
2020-10-03
五分频的verilog1.程序module divider(clk_in,clk_out,rst)input clk_in,rst;output clk_out;reg clk_out;reg [2:0]count;always@(posedge clk_in or negedge rst)beginif(!rst)begincount<=0;clk_out<=0;endelse if(count4)begincount<=0;clk_out<=~c原创 2020-10-03 16:09:34 · 148 阅读 · 0 评论 -
2020-10-03
移位乘法器的verilog1.程序module mult(a,b,dout);input [3:0]a;input [3:0]b;output [7:0]dout;reg [7:0]dout;integer i;always@(a or b)begindout=4’b0;for(i=0;i<4;i=i+1)if(b[i]==1)dout=dout+(a<<i);endendmodule2.testbench`timescale 1 us/ 1 psmod原创 2020-10-03 16:00:25 · 96 阅读 · 0 评论 -
2020-09-29
基于FPGA的计算器设计,可参考书籍四则运算小计算器设计过程实录原创 2020-09-29 19:18:13 · 80 阅读 · 0 评论