第9章运算放大器

最新推荐文章于 2024-04-25 21:38:06 发布

Home bird

最新推荐文章于 2024-04-25 21:38:06 发布

阅读量2.4k

点赞数 5

分类专栏：模拟CMOS集成电路设计by拉扎维文章标签：射频工程

本文链接：https://blog.csdn.net/weixin_45861827/article/details/127957269

版权

7 篇文章 46 订阅

订阅专栏

9.1 概述

单位增益频率：开环增益为1时的频率

单端输出cascode运放

单极点系统：单位增益频率(=GBW)左边只有一个极点频率。
放大器输出阻抗一般比较大，输出一般有主极点。
全差分cascode运放

优点：没有镜像极点。
由 $C_L$ 和 $GBW$ 得到跨导，再得到功耗。
设计思路：得到电流。分配过驱动电压。尾电流源的电流最大，所以需要较大的过驱动电压。最后得到尺寸。
验证设计：根据 $g_m=\frac{2I_D}{V_{OD}}$ 计算出MOS管跨导。根据 $r_o=\frac{1}{\lambda I_D}$ 计算出MOS管输出阻抗。然后计算出增益。如果不符合要求再修改尺寸。
漏致势垒降低、栅长会影响VTH。
cascode运放的限制：如果接成单位增益一级反相器，输出摆幅非常小。原因：偏置电压 $V_b$ 固定，限制了 $V_{CM}$
解决：利用尾电流源的电压去生成偏置电压。
线性缩放/功耗缩放：功耗预算不同，但要所有参数specs（除了GBW）不变。
用途：改变电路速度。
做法：将所有MOS管的宽缩放，长不变。
折叠式共源共栅
NMOS折叠结构：输入用PMOS，增加电流源。使输入不易受输出限制。
PMOS折叠结构：输入用NMOS。
全差分折叠cascode运放。

一种双端输出结构：

优点：满足高增益的同时，可以把功耗做得不太大。
缺点：
1、由于有两个高增益节点，从而有两个较低的极点频率，带来稳定性问题。2、第二级的直流工作点的设置有一定难度。
共源共栅两级运放结构：

优点：增益高、功耗不高、输出摆幅大。
如果输出摆幅是 $V_{OD}$ ~ $V_{DD}-|V{OD}|$ ，那就是一个输出轨对轨(rail to rail)运放。

基本思想：在共源共栅结构的基础上，通过电流-电压负反馈进一步提高输出电阻。
超级晶体管： $G_{m1}\approx g_{m1}$ ， $A_V\approx A_1g_{m2}r_{o1}r_{o2}$
电路实现：

缺点：由于 $V_X=V_{GS3}=V_{OD3}+V_{TH3}$ ，输出电压最小值损失了一个阈值电压。
解决办法，
1）M3管用PMOS实现，但是尾电流很大。
2）用PMOS作输入管的折叠共源共栅级做辅助放大器。

3）差动输入。圈圈内是主放大器。

采用半边电路等效，输出阻抗≈主放大器的输出电阻×辅助放大器的电压增益

4）实际的gain boosted运放：同时提高信号通路和负载器件的输出阻抗。
增益提高技术只能提高 $A_{V0}$ ，不影响GBW。
辅助放大器影响整个电路的频率响应，如何设计？

对于电流源负载的高增益差动电路，必须引入CMFB。否则M3、M4、M5的漏级电压是任意值，导致X、Y点输出电压不稳定。
强制M3、M4的电流等于M5的一半(匹配)：
$V_{out,CM}$ 的检测方法：
1）连续时间CMFB——电阻检测

缺点：为了保证小信号增益不受影响，R1、R2必须远大于小信号输出阻抗。浪费面积。
2）输出端添加源跟随器，再检测。

缺点：M7、M8在饱和区，共模检测电路允许的差模范围限制了主放大器的差动输出摆幅。
3）深线性区MOS(不靠谱)

缺点：要求M7、M8在深线性区，限制了输出电压摆幅。
4）开关电容(SC)CMFB。