流水线的处理会增加设计速度,去除流水线会增加面积,这中间还有个延时,如何平衡取决于设计也取决于需求,嘿嘿😁
速度与面积之间在折中和平衡,这似乎是逻辑设计中基本的原则。
速度优化有很多方法,增加位宽,减少处理时间等。
这些优化本身会增加面积或资源。
但FPGA和芯片有所不同的是,资源和面积的概念不同,FPGA的颗粒性资源数量众多,各种资源有其固定的位置。
因此有些速度优化虽在原有基础上增加了资源,资源却可优化,这里面可以采用调整布局和代码优化等方法。
流水线的处理会增加设计速度,去除流水线会增加面积,这中间还有个延时,如何平衡取决于设计也取决于需求,嘿嘿😁
速度与面积之间在折中和平衡,这似乎是逻辑设计中基本的原则。
速度优化有很多方法,增加位宽,减少处理时间等。
这些优化本身会增加面积或资源。
但FPGA和芯片有所不同的是,资源和面积的概念不同,FPGA的颗粒性资源数量众多,各种资源有其固定的位置。
因此有些速度优化虽在原有基础上增加了资源,资源却可优化,这里面可以采用调整布局和代码优化等方法。