- 博客(7)
- 收藏
- 关注
RSS订阅原创 一个简单的ahb slave
module ahb_slave( input wire clk , input wire rst_n , input wire hsel , input wire hwrite , input wire [1:0] htrans , input wire [31:0] ha
2022-03-22 20:16:02
834
原创 多bit信号的跨时钟域处理
1、前言常用的多bit信号的跨时钟域处理方法有两种：①使用异步FIFO进行数据同步。②采用握手方式进行数据同步。
2022-03-05 10:39:24
10837
2
原创 RTL设计代码编写技巧
1、阻塞赋值和非阻塞赋值用always语句写的组合逻辑用阻塞赋值“=”：always @(a or b or c)…用always语句写的时序逻辑用非阻塞赋值“<=”：always @(posedge clk, negedge rst_n)…2、除非激励条件完全一致，否则不要把多个触发器写在同一个always块中。把不相关的触发器写在同一个always块中，一个是可读性差，另一个是部分综合或仿真工具会解释错误，特别是FPGA的综合工具。3、在时序逻辑中加入单位延时。便于仿真时模拟真实器
2022-03-04 15:28:35
1249
原创 单bit电平信号以及脉冲信号的跨时钟域处理
文章目录前言一、电平信号的跨时钟域处理二、使用步骤1.引入库2.读入数据总结前言单bit信号的跨时钟域处理，可以分为电平信号的跨时钟域处理和脉冲信号的跨时钟域处理。一、电平信号的跨时钟域处理电平信号，就是说clka下的信号signal_a在clkb看来，是一个很宽的信号，会保持多个clkb的时钟周期，一定能被clkb采到。这种情况，只需要在clkb时钟域下用至少两级DFF将signal_a打两拍即可。特别需要强调的是，此时signal_a必须是clka下的寄存器信号。如果signal_a是clk
2022-03-04 14:13:22
3171
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人