FPGA程序固化后加载程序时间长

在学习FPGA时，自己画并焊接了一块板子（cyclone IV），结果在程序固化卡了两天，遇到的问题是FPGA程序固化后重新上电几分钟后才运行程序。

现象：

1.烧写sof文件能立马正常运行。

2.烧写jic文件，软件显示烧写成功，CONFIG_DONE引脚高电平。

3.重新上电后，程序不运行，CONFIG_DONE引脚一直处于低电平。几分钟后，程序运行，CONFIG_DOWN引脚处于高电平。期间程序加载几分钟属实不正常（还用秒表掐了时间，4分半，笑死）。

随后，我在网上查阅各种资料以及浏览各种问答，都找不到原因。因此，选择去了解FPGA上电的流程，自己用示波器抓波形。

FPGA上电流程：

1.FPGA正常上电后，nCONFIG、nSTATUS和CONFIG_DONE处于低电平。

2.nCONFIG引脚电平由低变高后，配置开始，芯片检测MSEL引脚的电平信号，决定配置模式。

3.nSTATUS引脚电平由低变高后，FPGA接受配置数据。

4.配置数据全部载入FPGA后，CONFIG_DONE管脚电平由低变高。

5.初始化，初始化完成后INIT_DONE引脚被拉高（INIT_DONE引脚通过Quartus II软件设置是否使用）。

按照上电顺序一步一步抓波形时发现，nSTATUS引脚的上拉电阻位置焊的是电容。（我哭了）

更换后，上电立马就运行程序了。

希望这个上电流程也能够为你解决问题。