《商业ASIC Flow 逻辑综合介绍》

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

前言

提示：这里可以添加本文要记录的大概内容：

本文主要介绍目前商业中主流的逻辑综合流程，结合自己工作经历中的感悟进行梳理

---

提示：以下是本篇文章正文内容，下面案例可供参考

一、逻辑综合是什么？

逻辑综合是将RTL转换为门级网表的过程，它针对一组预定义的约束进行了优化。

Input:

• A behavior RTL design
• A standard cell library
• A set of design constraints

Output:

• A gate level netlist, mapped to the standard
  cell library
• Optimized in terms of speed, area, power, etc

二、逻辑综合的优化目标

• 最优的功耗
• 最优的性能
• 最优的面积
• 优化上面三个目标的一个组合
  三者的权重
  约束
  e.g Minimize area for a clock speed > 300MHz
• 其他目标
  根据后端布局布线反馈一些数据来帮助逻辑综合