AHB-to-APB Bridge——03 阅读SPEC文档、设计测试用例

------------AHB to APB同步下降桥 AHB to APB sync-down bridge

APB接口半同步要慢于AHB接口,在相同的时钟频率下，AHB的吞吐率大于APB

如果左右时钟频率完全一样，就叫sync同步；AHB频率快，APB频率慢，从AHB到APB频率是下降的，即sync-down==同步，但是频率不一致（有下降）

 

在使用APB2和APB3外设系统时,可以忽略PPROT[2:0]和PSTRB[3:0]信号。

对于不需要高工作频率的系统，可以将RECISTER_RDATA参数写为0，以减少APB访问的延迟。从APB的SLAVE读取数据,PRDATA被直接输出到AHB读取数据输出，HRDATA减少了等待状态和门计数。默认情况下,将RECISTER RDATA参数设置为1。

对于工作频率要求较高的系统,可将“RECISTER MOATA Verilog”参数设置为“1”。中断HWDATA和PWDATA之间的路径，会使写传输延迟增加一个周期。

----------------------------------------------------验证环境框图、设计测试用例