#Verilog VHDL 硬件描述语言的未来
1、接口驱动处理的,将来会标准化,模块化,官方提供,越来不需要人工了。
2、计算、滤波或者数据处理,交由C、C++、matlab来生成,就是本文的重点。
3、数字前端,SOC、DPU、GPU的设计,仍是需要运用。
verilog越来越像汇编语言,终将会落幕。
UG871带来的改变
在数据处理、滤波等领域,直接将c语言综合为verilog。
- c、C++翻译为verilog ,更高的迭代效率;
- 流程化的优化、综合手段,不再依靠verilog编码。
- fpga工程师的角色将被弱化。;
记忆重点
1、hls有条件的将c、c++转化为verilog等语言,功能强大,可视化操作强。
2、任意精度带来可变数据位,节约资源。
3、自动推理,将数组综合为ram,fifo、axi接口。
4、第5,6章,可视化分析时序、瓶颈,给出优化手段。
5、pipeline,uroll,ram分区或者合并,给出具体优化指令。
6、仿真和联合仿真,保证硬件实现对应c、c++预期。
总之,高级的应用将扩大,ug871配套的手册详细解释了各种优化指令,例子可以让你快速上手。