第三章 存储器系统 ♥

考点1:存储器的层次、类型及特点

1.存储器: cache、内存、外存

        内存——存放当前运行的程序和数据。

特点：快,容量小,随机存取, CPU可直接访问。-

通常由半导体存储器构成-   [基本原件]

RAM,ROM     [型号]

外存——存放能当前使用的程序和数据。-

        特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。-

        通常由磁、光存储器构成，也可以由半导体存储器构成-\

        磁盘、磁带、CD-ROM、DVD-ROM、固态盘

2,半导体存储器的分类: RAM、 ROM

        SRAM特点：

        (1)只要不断电,就不会丢失信息;

        (2)相对DRAM,存取速度更快。

        (3)由触发器构成,集成度较低,功耗大,造价成本高。

        (4)一般用作高速缓冲存储器(cache)。

        DRAM的特点主要：

         (1)相对SRAM,存取速度慢；

        (2)由电容构成,集成度高、功耗小,成本低；

        (3)适合制作大规模和大容量的内存;

        (4)由于电容漏电,数据不能长久保存,需要专门的动态刷新电路,定期给电容补充电荷,即刷新。

RAM的3个特性

   (1)可读可写,非破坏性读出,写入时覆盖原内容。

           2)随机存取,存取任一单元所需的时间相同。

            3)易失性(或挥发性)。当断电后,存储器中的内容立即消失。

---

3,静态与动态存储器的构成及其特点,SRAM 6264、 DRAM 2164的引脚构成

 静态的WE 是读    OE是写  是分开的 

 

WE 既是读也是写   当是 低电平表示写  高电平 表示读 

增加了 RAS 和 CAS  行选线 和 列选线

EPROM的2764的引脚构成

 只读存储器 OE   CE 片选信号线

考点2:主存的容量

1. 概念：

        位：bit                   [32kx8 分解为  32x1024x8  =32kb   32是字数  8是位数]

        字节：Byte

        字：word                     32kx16 [16]  

        存储元  0/1

        存储单元： 8个b 二进制位 

        存储单元字节编址：

        存储单元字 编址：

---

mov AL.[2000H]    #读一个字节  
    AL=12H
MOV AX,[2000H]
    AX=3412H

88/86存储空间的分配

8086 是 20位 地址线   访问  1MB

I/O空间的分配

 2.容量与地址范围关系

 (1) 88/86主存容量1MB

:(2) 中断向量表的1KB:

(3) 1/0接口或主存段的容量64KB:

（4） 6264芯片容量：

                        8kx8=  8kb

                2164:64kx1=

                2732: 4kx8

3.芯片容量、地址线、数据线

(1) SRAM 6116有3条控制线，它们是（        D )

A. OE、 MREQ、 WE

B. MREQ, CS、 WE

C. OE、 CS、 MREQ

D. OE, CS, WE

---

SRAM 6264的引脚：

DRAM 2164的引脚：

EPROM 2732的引脚：

考点3：地址译码方法

1. 译码：

        将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换,产生一个有效的控制信号,用于选中某一个存储器芯片,从而确定该存储器芯片在内存中的地址范围。

2. 译码器

三个输入端 C B A 

三个使能端

CE片选信号

|  A  |  B  |  C  |  D0  |  D1  |  D2  |  D3  |  D4  |  D5  |  D6  |  D7  |
| --- | --- | --- | ---  | ---  | ---  | ---  | ---  | ---  | ---  | ---  |
|  0  |  0  |  0  |  1   |  0   |  0   |  0   |  0   |  0   |  0   |  0   |
|  0  |  0  |  1  |  0   |  1   |  0   |  0   |  0   |  0   |  0   |  0   |
|  0  |  1  |  0  |  0   |  0   |  1   |  0   |  0   |  0   |  0   |  0   |
|  0  |  1  |  1  |  0   |  0   |  0   |  1   |  0   |  0   |  0   |  0   |
|  1  |  0  |  0  |  0   |  0   |  0   |  0   |  1   |  0   |  0   |  0   |
|  1  |  0  |  1  |  0   |  0   |  0   |  0   |  0   |  1   |  0   |  0   |
|  1  |  1  |  0  |  0   |  0   |  0   |  0   |  0   |  0   |  1   |  0   |
|  1  |  1  |  1  |  0   |  0   |  0   |  0   |  0   |  0   |  0   |  1   |

---

3. 部分译码

将SRAM 6264芯片与系统连接,使其地址范围为: 38000H-39FFFH和78000H-79FFFH.

选择使用74LS138译码器构成译码电路

6464     8kx8   =2^13x8     13根片内地址线

未用译码器,门电路的部分译码 

 

 全译码

        用全部的高位地址信号作为译码信号,使得存储器芯片的每一个单元都占据一个唯一的内存地址。

考点4:主存与CPU的连接画图方法及注意：

(1)CPU系统提供的类型、字长、地址线和数据线.

(2)形成主存的单片芯片的类型、容量和引脚；

(3)形成主存的总容量

(4)字扩展(组数)或位扩展(每组片数)

(5)译码方式的选择

(6)各组地址范围的使用或计算

考点5：高速缓冲存储器

在现行的PC 机主板上都带有Cache存储器，这个Cache 存储器是()。

A. CPU与主存之间的缓存

B. 软盘与主存之间的缓存

C. CPU与视频设备之间的缓存

D. 硬盘与主存之间的缓存

---

VHRAM的存取时间为8ns, CACHE的存取时间为1ns, CACHE的命中率为90%。则存储器整体访问时间由没有CACHE的8ns减少为:

1nsX90% + 8nsX10%=1.7ns  [cache存储时间x命中率+存储时间x命中率以外]

在一定的范围内，Cache越大，命中率就越高，但相应成本也相应提高。

考点6：8086/8088CPU 的内存分配，两种地址变换方法。

例如：64k88/86采用分段管理内存,每个段最大可达=<64kb

88/86访问主存时的最大物理空间是1MB字节

88/86访问1/0时的最大物理空间是64KB

考点7: 8086)主存的分体结构

数据总线 DB7，～DB0。 [低8位  偶地址]

数据总线DB15~DB8  [高8位   奇地址]

---

BHE	A0	操作	所用的数据总线
0	0	存取规则（从偶地址开始读写一个字）	AD15-AD8
1	0	从偶地址内存单元读写一个字节	AD7-AD0
0	1	从奇地址内存单元读写一个字节	AD15-AD8
0	1	从奇地址开始读写一个(非规则)字第一总线周期高8位数据有效	AD15-AD8
1	0	第二总线周期低8位数据有效	AD7-AD0

---

专项练习：一、填空题专项练习：一、填空题

1.存储容量是指二进制信息总量

容量越大，能存储的   二进制信息   越多，系统的处理能力就越强

2.RAM的特点是 通过指令可随机地对存储单元进行访问

根据存储原理可分为 静态RAM  和   动态RAM

其中要求定时对其进行刷新的是  动态RAM

3.Cache是一种高速小容量 的存储器，位于CPU和主存之间,用来存放-CPU正在使用的指令和数据;使用Cache的目的是_提高CPU访问存储器的存取速度,减少处理器的等待时间。

4虚拟存储器是以___存储器访问局限性___为基础,建立在___主存-辅存__物理体系结构上的_主存与辅存之间的数据交换__技术。

5·计算机中采用主存-辅存和Cache-主存两个存储层次,来解决存储器的速度、容量和价格之之间的矛盾。

6,段地址和偏移地址为3010H: 0006H的存储单元的物理地址是30106H

7,逻辑地址为1000H: 2106H的存储单元的物理地址是102106H

8,设定某数据区为16个字,起始地址为70A0H:ODDE6H，该数据区数据字的首末物理地址分别是7E7E6H和7E804 【末字=首+(n-1)x2】

9,要组成容量为16K×8的存储器,需要__8__片16K×1位的静态RAM芯片并联，或者需要_2片8K×8位静态RAM芯片串联

10. 存储器的技术指标有__存储容量、__\__存取速度__\_ 存储器带宽__存储器带宽等。

二、判断题

1.8086系统的存储器引入了分段的概念,每个段必须为64K,段与段之间可以是独立的()。

            x  小于等于64kb

2.某内存模块的地址范围为80000H~OBFFFFH,该模块的容量为256K(x)。

        利用公式末地址加1-首地址=c0000-8000=40000H

        4x16^4=2^2+(2^4)^4=2^18   =256k

3. SRAM的特点是只要电源不断开, SRAM中的信息将不会消失，不需要刷新。(v)

4,内存通过I/O接口与CPU进行当前机器运行的程序和数据的交换。(X)

5. 8086向存储器的奇地址写一个字节的数据时,需要一个总线周期,在该总线周期内的第一个时钟周期中,A0，为0。 （X）

6, EPROM是只读存储器,所以在编程时不可以向内部写入数据。（X）

        可以通过紫外线擦除写入数据。

7,当DRAM芯片正在刷新的时候, CPU不能访问该芯片。（v）

8,微处理器进行读操作,就是把数据从微处理器内部读到主存或外设。x

        微处理器进行读操作，就是把数据从主存或外设读到微处理器。

10, DRAM和SRAM都是易失性半导体存储器。v

三、选择题

1.以下对存储器的描述中,错误的是()。

        A. Flash Memory和EEPROM一样是非易失性的存储器

        B.构成存储器子系统时， SRAM比DRAM需要更多的辅助器件

        C. SRAM和DRAM断电后信息都会丢失

        D.通常SRAM的读写速度比DRAM高

2.动态存贮器刷新,下面哪种说法正确()。

        A.刷新可在CPU访问内存操作的时间进行

        B. 刷新在外电路控制下,定时刷新[假读,利用行刷新[2164:4x128  4x128]],但刷新时,信息不读出到数据线上

        c. 刷新过程就是读出信息送CPU

        D.刷新过程一定伴随着信息输出,无法控制,故刷新时不要进行读出操作。

3,若形成存储字长为8位,空间为6000H~67FFH的存储器系统,则需要1K×4位的存储芯片(B)片。

A. 2        B. 4        C. 6        D. 8

利用末地址+1-首地址   6800H-6000H =800H

8x16^2分解2^3x(2^4)^2=2^11=2kb    2kx8
                                                        ______            2x2

                                                           1kx4
 

4. 对于8086/8088系统的堆栈叙述正确是（)

A. 堆栈操作以[字]字节为单位

B.栈容量不大于64KB

c.堆栈操作中,段寄存器SS,偏移地址来源于DI[sp:bp]

D.进行栈操作时,总是先修改指针,而后进行信息的入和出

5.在EPROM芯片的玻璃窗口上,通常都贴有不干胶纸,这是为了（)

A. 保持窗口清洁        B. 阻止光照        c. 技术保密        D. 书写型号

---

四、简述分析题

1,下列RAM芯片各需要多少个地址引脚和数据引脚?

4K×8位         512K×4位         1M×1位         2K×8位

2^12x8        2^19x4                2^20x1              2^11x8

(1)12和8

(2)19和4

(3)20和1

(4)11和8

2.下列ROM芯片各需要多少个地址引脚和数据引脚？

16×4位         32× 8位        256×4位        512× 8位

2^4x4        2^5x8     2^8 x4               2^9x8

(1)4和4

(2)5和8

(3)8和4

(4)9和8

3,用下列芯片构成存储系统,各需要多少个RAM芯片?需要多少位地址作为片外地址译码?设系统为20位地址线，采用全译码方式。

①512×4位RAM构成I6KB的存储系统。

        A0~A8片内
        A9~A19片外

②1024×1位RAM构成I28KB的存储系统。

         A0~A11片内
        A12~A19片外

③2K×4位RAM构成64KB的存储系统。

        A0~A12片内
        A13~A19片外

④64K×1位RAM构成256KB的存储系统。

           A0~A16片内
           A17~A19片外

---

4. 内存为什么要分段组织？

(1) 8086 / 8088CPU中的寄存器只有16位,如果采用直接寻址,寻址能力限制在64KB范围内,而采用分段组织可以扩展CPU的寻址能力。每段的大小可达64KB,不同段的组合则可寻址更大的范围。（2）使程序与数据相对独立。

程序：存放于代码段CS中

数据:堆栈段SS、数据段DS、附加段ES

(3)便于程序和数据的动态装配,从一个地方挪到另外一个地方只要更改一下段寄存器的值即可,段内偏移可以不用改变。

---

五、设计题

1,设某系统需装6KB的ROM,地址范围安排在0000H~17FFH。请画出使用EPROM芯片2716构成的连接线路图。

首先利用存储器的6个步骤进行程序分析

由于2716芯片是2kx8  按照8位机进行分析

6kbx8        数据线  D0~D7

6kx8

_____= 3x1 =(3组1片)=3片

2kx8

单片 2kx8   片内   2^11  A0~A10
                   片外           A11~A15

通过地址范围得出地址线为16位

译码器的选择       
A15 A14 A13 A12 A11 A10~A0

0        0     0      0     0      0..0          0000H 

                          0     1

  0     0       0      1     0       1...1       17FFH

Y0 Y1  Y2

2,使用2732、6116和74LSI38构成一个存储容量为12KB ROM(地址00000H~02FFFH)、8KB RAM地址(03000H 04FFFH)的内存系统。设系统地址总线20位,数据总线8位,全译码。请画出原理图。

 两种容量   12 K ROM  和  8K 的 RAM
ROM的地址范围从00000H开始
RAM的地址范围从03000H开始

这两个是连续的02fffH+1 =03000H

先分析CPU 地址线20位   数据线 8位

ROM  12Kx8
           _____                      =3x1  3组3片

            4kx8   [2732的容量是4kx8]
                                                                                        共需要7片芯片
RAM 8kx8
        ______                        =4x1  4组  1片
        2kx8    [6116的容量是2kx8]


!! 需要选择 38 译码器 ,因为 24 译码器已经无法满足这 7片芯片了

38译码器的Y0_Y7    8组中的 7组    Y0~Y7的链接方案

ROM是从0地址开始    Y0开始   Y1  Y2  连接到 ROM上
RAM是连续的   Y3  Y4 链接译码器        为什么 RAM 只用到了 两个输出   涉及到了 本题的难点  ROM中 的4k x8    有12跟地址线  A0_A11  
RAM中的  2kx8    有 11跟地址线       A0_A10
在整体上 
从  3:8 译码器上  C B A 链接  A14 A13  A12  A11对于RAM芯片而言就是片外

总结

存储系统层次、类型及特点

存储器的性能指标

主存储器与CPU的连接画图

译码器的功能和使用方法

88/86CPU 的内存分配、两种地址变换方法

8086主存的分体结构