交通灯 verilog

最新推荐文章于 2023-03-28 10:58:21 发布

ic渣

最新推荐文章于 2023-03-28 10:58:21 发布

阅读量551

点赞数 2

文章标签： verilog

本文链接：https://blog.csdn.net/weixin_48489047/article/details/117633735

版权

本文介绍了使用Verilog设计交通灯控制模块，包括状态机控制、分频器生成1Hz时钟以及数码管动态扫描显示的方法。

摘要由CSDN通过智能技术生成

控制模块

通过状态机完成相应功能

module TOP(clk,rst_n,en_n,led,a);
input clk;
input rst_n;
input en_n;
output [5:0] led;
output [4:0] a;
parameter 	s0   = 2'b00,
			s1 	 = 2'b01,
			s2   = 2'b10,
			s3   = 2'b11;

reg [1:0] next_state;
reg [1:0] current_state;
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		current_state <= s0;
	else 
		current_state <= next_state;
end
reg [4:0] cnt;
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		begin
			next_state <= s0;
			cnt <= 5'd30;
		end
	else 
	case(current_state)
	s0:
		begin
			if(en_n == 1'b1)
				next_state <= s0;
			else
			 begin
			  if(cnt == 4)
			  begin
				next_state <= s1;
				cnt <= 5'd3;
		            end
				else
						begin 
							cnt <= cnt - 1'b1;
				end	
					end