![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
处理器基础
aixingkong921
系统整合打破技术疆界
集成设计保障最优落地
展开
-
X86 Cache correcteted error
L1:invalid-retryL2/L3: invalid-retry/纠后回写原创 2022-01-04 14:30:06 · 190 阅读 · 0 评论 -
DMA、通道、仲裁
DMA原创 2022-12-29 16:05:03 · 841 阅读 · 0 评论 -
临终遗言记录
临终遗言记录原创 2022-02-09 11:36:38 · 583 阅读 · 0 评论 -
三模冗余-TMR
提高系统的可信性原创 2022-12-20 16:22:42 · 1514 阅读 · 0 评论 -
国产Hygon处理器MCA架构总结
Hygon处理器MCA架构总结原创 2023-02-01 13:58:34 · 3067 阅读 · 0 评论 -
内存接口三步法检测
1、固定地址全0全1数据检测2、数据线走1检测、走0检测3、地址线走1检测、走0检测原创 2021-12-27 11:10:06 · 724 阅读 · 0 评论 -
Memory UCE错误检测纠错分析
在规模庞大的系统中,出现多个错误乃至单个存储器芯片完全失效的机率都大大增加。IBM引人了 Chpil来解决这一问题,许多大规模系统,比如IBM和SUN服务器和Google Clusters都使用这一技术。( intel 将其自己的版本俞名为 SDDC.) Chipi在本质上类似于磁盘中使用RAID方法,它分散数据和EEC信息,在单个存储器芯片完全失效时,可以从其余存储器芯片中重构丢失数据。 根据IBM的分析,1、假定有10000个服务器(每个处理器有4 GB存储...原创 2022-05-19 11:20:13 · 1297 阅读 · 0 评论 -
FT2000/4 CACHE Memory ECC
cache:L3:ECC纠错成功,实际上在当前cache中的数据还是错的,只有在数据更新时,才会把纠正后的数据写回到下一级存储;体现在AXI上,axcache[3]为1(writeback类),才会在L3中allocate,否则不allocate,直接写到ddrL1/L2:l1和l2默认的是纠后invalid故障cahceline,软件不可配置;缓存没有命中(cachemiss或者cacheline状态为invalid),直接从内存读取数据+写入到cache+标记cache...原创 2021-12-13 16:21:34 · 590 阅读 · 0 评论 -
Cacheline Test
1、cpu对存储的访问一般不采用write through模式,而是write back模式,这样效率高,但问题是数据存在不同的存储里面,有可能数据不一致,只有一份是最新的2、core访问L2 每次都会把一条cacheline调到L1里面3、单核测试的时候,由于L1是core独占的,如果每次都是一个核做测试,大概率是长时间访问不到L2,L1里面就完成了这个操作,最后把数据写回到L2完事儿(除非每次都做写回或者invalid L1);4、多核同时访问L2的cacheline,所有的核都会去修改这条cac原创 2021-12-13 10:11:20 · 217 阅读 · 0 评论 -
X86 IVR Fault View
集成电源:支持过压过流检测;有三种IVR,Boot IVR、Uncore IVR、Core IVR。• Boot IVR Fault:the first IVR brought up in the processor.1)FIVR_FAULT pin followed by the THERMTRIP_N pin assertion.2)The platform may attempt to reboot with the failing socket.3)If the Boot IVR...原创 2022-05-10 17:16:08 · 249 阅读 · 0 评论 -
看门狗系统设计与临终遗言
原创 2022-05-24 15:24:37 · 215 阅读 · 0 评论 -
Hygon RAS -Data Poisoning Feature
Data Poisoning Feature原创 2023-02-01 14:06:17 · 141 阅读 · 0 评论 -
飞腾处理器
飞腾面向服务器、桌面、嵌入式三个市场的处理器分析原创 2021-12-13 10:39:17 · 2090 阅读 · 2 评论 -
G、S、C、P、T STATE
EIST与Turbo与PState的关系Turbo是睿频开关,顾名思义,如果设为Enable,则CPU可以睿频运行。一般来说,EIST作为智能降频开关,优先级较高,如果EIST设为diable,则不允许CPU节能,CPU正常运行主频应当一直在标频。Turbo为睿频开关,当EIST设为disable后则Turbo应当加灰失效。PState属于ACPI中得一个概念,本节不是主要介绍ACPI,因此再此不多赘述,PState标志着CPU节能等级,如果PState被设置为Enable后,则CPU将会在不同..原创 2022-05-13 16:56:47 · 3889 阅读 · 0 评论 -
国产处理器厂家思维导图
杂散小厂几十家,以草台班子为主,目前没有发现杂散小厂能提供高质量处理器。原创 2023-12-09 17:44:47 · 426 阅读 · 0 评论 -
APEI BERT解析
ACPI、APEI BERT原创 2023-03-02 20:42:11 · 506 阅读 · 0 评论 -
UEFI-OS启动
UEFI-OS启动分析原创 2023-11-06 21:59:27 · 46 阅读 · 0 评论 -
XEON-D基础架构
XEON-D基础架构原创 2023-11-06 22:00:57 · 61 阅读 · 0 评论 -
基础说明-PCU
x86处理器基础说明-PCU原创 2023-11-06 22:02:29 · 53 阅读 · 0 评论 -
基础说明 BSP(Boot Strap Processor)
基础说明 BSP(Boot Strap Processor)原创 2023-11-06 22:04:05 · 167 阅读 · 0 评论 -
基础说明 Reset Vector
基础说明 Reset Vector原创 2023-11-06 22:05:10 · 95 阅读 · 0 评论