cache:
L3:
ECC纠错成功,实际上在当前cache中的数据还是错的,只有在数据更新时,才会把纠正后的
数据写回到下一级存储;体现在AXI上,axcache[3]为1(writeback类),才会在L3中allocate,否
则不allocate,直接写到ddr
L1/L2:
l1和l2默认的是纠后invalid故障cahceline,软件不可配置;缓存没有命中(cache miss或者
cache line状态为invalid),直接从内存读取数据+写入到cache+标记cache line为valid
DDR:
正常读过程遇到ECC单bit错 只会在使用这个数据的时候纠正,但不回刷;
另有一个单独的功能需要刻意去打开,它会在空闲时,扫描内存空间,如果检到单bit错误,会改过来;若开启这个功能会影响带宽。//截至20211214,该清洗功能厂家并未完成验证和发布