串行转并行(串行器)、并行转串行(并行器)及多路复用器

记IO控制过程中常见的控制方式

一、串行转并行

少个IO控制多个IO的串行信号转换成并行信号,将串行数据流中的一个位一个地转换为并行数据流中的多个位。
假设有一个4位的串行输入信号,您想将其转换成4位的并行输出信号。
输入信号:假设串行输入信号是1010。这表示在时钟的每个周期内,一个位(0或1)被发送到系统。
时钟信号:在串行到并行转换中,通常需要一个时钟信号,以便在时钟的每个周期内从串行输入读取一个位。时钟信号用于同步操作。
逻辑电路或微控制器:您需要一个逻辑电路或微控制器来处理串行输入。这个电路可以包括移位寄存器(Shift Register)和控制逻辑。在每个时钟周期内,该电路将串行输入的下一个位移入移位寄存器,并且在移位寄存器中累积4位数据。
并行输出:当移位寄存器中积累了4位数据时,这些数据可以被并行输出到目标设备或总线上。这样,就得到了4位的并行输出信号。
控制逻辑:控制逻辑负责管理数据的移位、存储和输出。它可以包括状态机或逻辑门电路,以确保正确的数据转换和同步。
时钟同步:为了确保串行和并行数据之间的正确同步,时钟信号在整个过程中都是关键的。时钟的频率和相位必须正确匹配,以确保数据被正确地移位和转换。

常用IC:74HC595

74系列的逻辑器件,通常用于串行到并行数据转换。是一个8位移位寄存器,用于将串行输入数据转换为并行输出数据,从而扩展微控制器或其他数字电路的输出端口。
主要特性:
8位移位寄存器:74HC595包含一个8位的移位寄存器,可以存储8个二进制位的数据。
串行输入:数据通过一个串行输入引脚(通常称为DS或SER)输入到寄存器中,一次一个位地移位。
时钟控制:一个时钟引脚(通常称为SHCP或SRCLK)用于控制数据的移位操作。每个上升或下降的时钟脉冲都将数据移入寄存器。
存储寄存器:74HC595还包括一个存储寄存器,通过将数据移到存储寄存器中,可以将数据从寄存器的移位阶段转移到输出阶段。
并行输出:一旦数据移入存储寄存器,它可以通过8个并行输出引脚(通常称为Q0至Q7)同时输出。这些输出引脚可以连接到外部设备,如LED、继电器、数码管等,以控制它们的状态。
级联连接:多个74HC595芯片可以级联连接,以扩展输出位数。
工作原理:
初始状态下,存储寄存器和输出寄存器中的数据都是0。
通过串行输入引脚(DS)输入一位数据,然后通过时钟引脚(SHCP)的脉冲将该位数据移入移位寄存器。重复步骤,逐位地将数据移入移位寄存器,直到所有8位都移入。
通过将存储寄存器中的数据移到输出寄存器,数据被转移到并行输出引脚(Q0至Q7),从而控制外部设备的状态。
可以随时更新存储寄存器中的数据,以改变并行输出引脚的状态。可以级联
应用

二、并行转串行

并行数据转换为串行数据通常需要使用移位寄存器或移位操作来实现。
使用移位寄存器的方法:
准备并行数据:首先,准备要转换的并行数据。这些数据通常是多个并行位,例如一个字节(8位)或更多。
选择移位方向:确定数据移位的方向。你可以选择从最高位(MSB,Most Significant Bit)到最低位(LSB,Least Significant Bit)或反之。
设置移位寄存器:使用一个移位寄存器(例如74HC165或74HC595等)来存储并行数据。如果你希望将数据从高位到低位移位,那么将数据从最高位输入到移位寄存器中。如果你希望将数据从低位到高位移位,那么将数据从最低位输入到移位寄存器中。
时钟控制:使用时钟信号来控制数据的移位操作。在每个时钟脉冲的作用下,数据位会从移位寄存器的一个位置移动到另一个位置。
串行输出:在移位过程中,将数据位逐位地从移位寄存器的输出引脚读取,形成串行输出。通常,移位寄存器的串行输出引脚(如74HC165的串行输出引脚)会按照所选的方向输出数据。
重复时钟脉冲的发送,直到所有的并行位都被逐位移出,并形成了完整的串行数据。
串行数据使用:一旦串行数据形成,你可以将其用于连接到其他设备、传输到其他系统,或者在需要的地方使用。

常用IC:74HC165

74HC系列逻辑器件中的一种,用于将8位并行输入数据转换成串行输出的形式,或者将串行输入数据转换成并行输出的形式。
主要特点:
8位移位寄存器:74HC165包含一个8位移位寄存器,可以存储8位的二进制数据。
并行输入:数据可以通过8个并行输入引脚(A, B, C, D, E, F, G, H)输入到寄存器中,每个引脚对应一个数据位。
串行输出:数据通过串行输出引脚(Q7/DS)以串行形式输出。通常,Q7输出高位,DS输出低位。
时钟控制:时钟信号通过时钟引脚(SH/CP)输入,用于控制数据的移位操作。每个上升或下降的时钟脉冲都将一个位数据移入或移出寄存器。
串行输入/输出控制:通过输入引脚(PL/SH)可以控制数据是从并行输入引脚(PL/SH = LOW)还是串行输入引脚(PL/SH = HIGH)读取,以及是从串行输出引脚(PL/SH = LOW)还是并行输出引脚(PL/SH = HIGH)输出。
工作原理:
初始状态下,寄存器中的数据是未定义的。可以通过并行输入引脚(A, B, C, D, E, F, G, H)输入8位并行数据。
根据控制信号(PL/SH)的状态,选择是从并行输入引脚还是串行输入引脚(DS)读取数据。如果PL/SH为LOW,数据从并行输入引脚读取,如果PL/SH为HIGH,数据从串行输入引脚(DS)读取。
通过时钟引脚(SH/CP)的脉冲,每个数据位都可以被移入或移出寄存器,取决于PL/SH的状态和数据的方向(串行或并行)。
数据可以在寄存器中累积或移出,直到达到所需的状态。
如果数据被移入寄存器并且PL/SH为LOW,则可以通过串行输出引脚(Q7/DS)以串行形式输出。串行输出允许将数据级联到其他移位寄存器或设备。
74HC165可以用于各种数字系统中,特别是在需要将并行数据转换成串行数据或反之的应用中。使用74HC165需要了解其引脚配置和连接方式,并使用适当的时钟信号和控制逻辑来控制数据的移位和方向。这个器件常用于数据采集、扩展输入端口、按键扫描等应用中。可以级联
应用

三、多路复用

多路复用器是一种用于选择并传输多个输入信号中的一个信号到一个输出通道的数字电路。它通常具有多个输入(输出)通道,根据控制信号选择哪个输入(输出)通道的数据传输。
应用:常见的应用包括数据选择、通道选择和信号路由,如在通信系统中选择特定的数据源发送到输出信道,或在数字系统中选择特定的输入通道进行处理。
这些功能块通常用于数字通信系统、数据传输和数字信号处理中,以满足数据格式、通道选择和数据传输的需求。它们可以用于将多路数据流转换为串行格式、将串行数据解析为多路数据流,或在多个输入信号之间进行选择和路由。选择合适的串行器、并行器和多路复用器可以提高数据传输效率和系统性能。

/通过较少的引脚实现多通道检测或者多通道输出控制(不可并行)/

常用IC:74HC4051(CD74HC4051)

8-通道模拟多路复用器,从多个输入信号中选择一个,并将其传输到一个输出通道,或者将一个输入信号路由到多个输出通道。这种器件通常用于模拟信号处理和数据采集应用中。
工作过程中通过轮询S0\S1\S2判断通道的运行情况,检测到某个通道运行后可通过COM口输出控制,或者通过微控制器进行指定操作

主要应用:
1、74HC4051 使用 8 个通用输入采集通道,1 个输出通道和 3 个检测引脚。它可以检测S0\S1\S2的值来判断哪个通道是打开的状态,即含有电平输入。所选输入通道的模拟信号将传输到输出通道,允许在输出上获取所选信号。
检测到相应的输入信号后,可执行输出口的状态
2、或可设置S0、S1 和 S2 为指定的二进制编码(高低电平),以选择要的输出通道。通过这些引脚的状态,可以选择 8 个输出通道中的一个。
通过适当设置控制引脚,可以在不同的输入通道之间进行切换,以选择不同的输入信号。
输出通道上的信号可以连接到模拟电路、数据采集设备或其他模拟信号处理器件,以进行进一步的处理或测量。
适用于需要从多个模拟信号源中选择和路由信号的应用,如数据采集、传感器接口、音频处理等。通过适当控制控制引脚,可以轻松实现多路复用和信号切换。
应用
功能状态

扩展

TCA9555PWR:I2C控制的IO扩展(串行转并行)
应用

  • 3
    点赞
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
以太网PHY(物理层)是负责换网络数据的物理信号和电子信号的模块。在以太网中,数据通常在物理层以并行形式传输。然而,为了提高传输效率和减少线缆数量,有时需要将并行数据换为串行数据进行传输。 并行串行是通过一种称为串行件来实现的。串行接收并行数据流,并将其换为一个或多个串行数据流。每个串行数据流由一个或多个比特位组成,按照顺序一个接一个地传输。这种换过程可以通过多种方法实现,其中包括时分复用(Time Division Multiplexing,TDM)和串行/并行(Serializer/Deserializer,SerDes)。 时分复用是一种常见的方法,其中并行数据流中的每个比特位按照时间顺序依次传输到串行中。这样,每个比特位都被分配了一定的时间槽,在该时间槽内进行传输。接收端可以使用时分复用的逆过程,即时分解复用(Time Division Demultiplexing),将串行数据换回并行形式。 另一种常见的方法是使用串行/并行(SerDes)。SerDes将并行数据换为高速串行数据流进行传输。在接收端,另一个SerDes将串行数据换回并行数据流。这种方法通常使用差分信号传输,以提高传输质量和抗干扰能力。 总之,通过并行串行技术,可以在以太网中实现高速、高效的数据传输,同时减少线缆的数量和复杂性。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值