![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
HDL_bit
文章平均质量分 80
正在努力的研究牲
把日常的学习记录分享
展开
-
【HDLBits刷题】HDLBits_Verilog学习笔记Ⅲ——Circuit_Combinational Logic_Multiplexers
b:a;endmodule。原创 2024-07-03 22:07:58 · 250 阅读 · 0 评论 -
【HDLBits刷题】HDLBits_Verilog学习笔记Ⅱ——Verilog Language_More Verilog Features
Verilog 有一个三元条件运算符 (?: ),与 C 非常相似:(condition?这可用于根据一行中的条件 (mux!) 选择两个值中的一个,而无需在组合 always 块中使用 if-then。示例:(0?3 : 5) // 这是 5,因为条件为假。(sel?b : a) // 由 sel 选择的 a 和 b 之间的 2 对 1 多路复用器。always @(posedge clk) // T 触发器。~q : q;always @(*) // 单输入 FSM 的状态转换逻辑。原创 2024-07-03 19:56:09 · 750 阅读 · 0 评论 -
【HDLBits刷题】HDLBits_Verilog学习笔记Ⅲ——Circuit_Combinational Logic_Basic Gates
感觉这一小节都偏向于小练习。原创 2024-07-03 21:49:58 · 469 阅读 · 0 评论