全连接层作用及原理

1、概念

全连接层,是每一个结点都与上一层的所有结点相连。

2、作用

全连接层连接上一层所有的节点,即综合所有提取的特征,然后将输出值送给分类器。全连接层可以整合卷积层或者池化层中具有类别区分性的局部信息.一般情况下上一层是卷积层,卷积层的作用是将原始的输入数据映射到隐层特征空间,而全连接层则将学到的特征映射到样本的标记空间

3、实现方式

全连接层可由卷积操作实现:对前层是全连接的全连接层可以转换为卷积核为1*1的卷积;⽽前层是卷积层的全连接层可以转换为卷积核为前层卷积输出结果的⾼和宽⼀样⼤⼩的全局卷积。

4、举例

全连接⼀般会把卷积输出的⼆维特征图转化成⼀维的⼀个向量,如下图所示,最后的两列⼩圆球就是两个全连接层,在最后⼀层卷积结束后,进⾏了最后⼀次池化,输出了20个1212的图像,然后通过了⼀个全连接层变成了1100的向量。
在这里插入图片描述

其实就是有20100个1212的不同卷积核卷积出来的,就是每个神经元的输出是121220个输⼊值与对应的权值乘积的和。对于输⼊的每⼀张图,⽤了⼀个和图像⼀样⼤⼩的核卷积,这样整幅图就变成了⼀个数了,如果厚度是20就是那20个核卷积完了之后相加求和。这样就能把⼀张图⾼度浓缩成⼀个数了。

5、缺点

但是全连接的参数实在是太多了,如果这张图里就有201212100个参数,前面随便一层卷积,假设卷积核是77的,厚度是64,那也才7764,所以现在的趋势是尽量避免全连接,目前主流的一个方法是全局平均值。也就是最后那一层的feature map(最后一层卷积的输出结果),直接求平均值。有多少种分类就训练多少层,这十个数字就是对应的概率或者叫置信度。

  • 1
    点赞
  • 9
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
altera原厂多层开发板 原理图+PCB allegro 格式 Stratix IV GT版收发器信号完整性开发套件包括: Stratix IV GT开发板 安装的器件 EP4S100G2F40I1N 配置状态和设置单元 FPP配置 嵌入式USB-BlasterTM下载电缆 时钟 板上时钟振荡器:50 MHz, 100 MHz, 644.53 MHz和706.25 MHz SMA连接器,为收发器参考时钟提供外部差分时钟。 通用用户输入/输出 DIP和按键式开关 LED LCD 存储器件 64-Mbyte同步闪存(主要用于FPGA配置) 元件和接口 6个与SMA连接器连接的全双工收发器通道 所有通道都支持11.3-Gbps数据速率 6个与FCI Airmax连接器连接的全双工收发器通道 收发器相关电源功耗测量电路 可以通过香蕉型插头提供所有(唯一)电源电压 温度测量电路 管芯温度 环境温度 RJ-45插头和10/100/1000Base-T以太网PHY 背板在6.5 Gbps时的驱动能力 收发器信号完整性开发套件通过FCI连接器插头直接与FCI背板(不包括)连接 结合另一块信号完整性开发套件或者FCI子卡(不包括)进行全面的端到端背板通道分析 应用软件GUI 与平台无关 通过JTAG与PC连接 嵌入式Blaster 用户可控 VOD和预加重设置 均衡器设置 测试码型 状态指示器 误码数量 BER 锁定信号 EyeQ在器件接收器重建眼图,监视均衡后的信号完整性(高达6 Gbps) allegro , pcb stratixIVGT_4sgt100_si.part1.rar 2.86 MB, 下载次数: 1294 , 下载积分: 资产 -2 信元, 下载支出 2 信元 stratixIVGT_4sgt100_si.part2.rar 2.86 MB, 下载次数: 1463 , 下载积分: 资产 -2 信元, 下载支出 2 信元 stratixIVGT_4sgt100_si.part3.rar 1.3 MB, 下载次数: 972 , 下载积分: 资产 -2 信元, 下载支出 2 信元

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值