Mr_Z11223344-CSDN博客

原创 linux sed 删除文件中匹配关键字的行，及其前后两行

linux sed 删除文件中匹配关键字的行，及其前后两行。

2024-07-31 16:44:46 377

原创牛客题霸-＞verilog入门篇基础语法VL4

【代码】牛客题霸-＞verilog入门篇基础语法VL4。

2024-07-09 11:46:29 181

原创 hdibits Exams/review2015 fancytimer

This is the fifth component in a series of five exercises that builds a complex counter out of several smaller circuits. You may wish to do the four previous exercises first (counter, sequence recognizer FSM, FSM delay, and combined FSM).We want to create

2024-07-05 14:00:22 1507

原创 hdlbits Exams/ece241 2014 q5b

The following diagram is a Mealy machine implementation of the 2's complementer. Implement using one-hot encoding.Module Declarationmodule top_module ( input clk, input areset, input x, output z); 解答：

2024-07-04 15:12:06 211

原创 hdlbits count clock 新手解答

我认为比较容易理解的一种解法

2024-07-02 14:33:45 1251

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

weixin_51068678的博客

原创 linux sed 删除文件中匹配关键字的行，及其前后两行

原创牛客题霸-＞verilog入门篇基础语法VL4

原创 hdlbits 答案

原创 hdibits Exams/review2015 fancytimer

原创 hdlbits Exams/ece241 2014 q5b

原创 hdlbits count clock 新手解答

空空如也

空空如也

原创 linux sed 删除文件中匹配关键字的行，及其前后两行

原创 牛客题霸-＞verilog入门篇基础语法VL4

原创 hdlbits 答案

原创 hdibits Exams/review2015 fancytimer

原创 hdlbits Exams/ece241 2014 q5b

原创 hdlbits count clock 新手解答

空空如也

空空如也

原创牛客题霸-＞verilog入门篇基础语法VL4