今天参加了宏晶微电子的线下笔试,虽然考的不算难,但是,自己脑子里全是VHDL,Verilog忘得差不多一干二净了,怎么办呢?脑子疯狂的转,但是已经无力回天了,所以机会都是给有准备的人的,这句话现在才切切实实的感受到,结果就不说了。不过呢,为了避免自己之后再次笔试时脑子因为记得东西过多而混乱,打算将记得的都记录下来。
一共是6个题,直接上大题。
** 一、格雷码转换;数字电路采用格雷码的优点。
1、格雷码的特点是任意两组bai相邻之间只有一位不同,其余各位都相同,而且0和最大数(2的N次方减一)对应的两组格雷码之间也只有一位不同。
2、格雷码是一种循环码,它的特性使它在形成和传输过程中引起的误差较小。如计数电路按格雷码计数时,电路每次状态更新只有一位代码变化,从而减少了计数错误。
** 二、 建立时间和保持时间概念;二者对输出的影响。
1、建立时间(Tsu:set up TIme)是指在时钟沿到来之前数据从不稳定到稳定所需的最小时间,如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器;
2、保持时间(Th:hold TIme)是指时钟上升沿来临之后数据需要保持稳定的最小时间,如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。
**
宏晶微电子 笔试题凉经
最新推荐文章于 2024-08-27 14:44:27 发布
![](https://img-home.csdnimg.cn/images/20240711042549.png)