一、函数
1.1 函数的声明和定义
SV的函数与verilog相同,都可以可以用来实现一个功能块的打包,方便重复使用,函数的声明示例如下:
function int double(input a);//int表示返回值的数据类型,double是函数名称
return a+1;
endfunction
返回数值可以在function后表明,默认是logic类型,如果不需要返回数值,数据类型用void。
函数可以在参数列表中指定输入参数(input),输出参数(output),输入输出参数(inout)或者引用参数(ref),默认是输入参数(input)。
1.2 ref类型
只有数据变量可以在形式参数列表中被声明为ref类型,而线网类型则不能被声明为ref类型。
在使用ref时,有时候为了保护数据对象只能读取不被写入,可以通过const的方式来限定ref声明的参数。
二、任务
2.1任务的声明
task无法通过return来返回结果,因此只能通过output,inout或者ref的参数来返回数值。
task内可以置入耗时语句,而function则不能。
task声明示例如下:
task plus1(input a);
a = a + 1;
endtask
三、变量生命周期
3.1 变量声明周期的定义
数据的声明周期分为动态和静态。
局部变量的声明周期同其所在域共存亡,例如function/task中的临时变量,在其方法调用结束后,临时变量的声明也将中介,所以它们是动态生命周期。
全局变量即伴随着程序执行开始到结束一直存在。例如module中的变量默认情况下全部是全局变量。
3.2 automatic和static
如果数据变量被声明为automatic,那么在进入该进程/方法后,变量就会声明为动态变量,在离开进程/方法后,变量会销毁。而static变量在仿真开始时即会杯创建,而在进程/方法执行过程中,自身不会被销毁,且可以被多个进程和方法所共享。