- 博客(4)
- 收藏
- 关注
RSS订阅原创 时序约束【三】
一，约束文件包括：时序约束，物理约束 ，调试约束。二，时序约束：使得片上以及下游器件满足setup slack 与Hold slack。为了使约束完善，我们按照utrafast设计学的顺序进行约束，也即使用Constraints Wizard 选项。时序约束可按时钟周期约束，输入/输出延时约束 ，跨时钟域路径约束，多周期路径/伪路径约束。每一类的约束都可以通过tcl命令以及相应的报告进行验证是否生效。三，时钟周期约束1，主时钟周期约束：主时钟是指由外部器件进入FPGA
2022-03-14 22:27:31
703
原创 异步复位同步释放【FPGA】
复位是将片上各寄存器恢复初始状态，释放是指寄存器离开初始状态，开始工作。常用复位方式有：异步复位，同步复位，以及异步复位同步释放。异步复位：实现代码：综合电路：基本概念：对于异步复位键有恢复时间(recovery time)和去除时间(removal time),其相当于采样沿的建立时间和保持时间，如果复位键下拉位于采样边沿附近，不满足其时序约束，则会产生亚稳态，当复位键释放的时候也是同样道理。同步复位：与异步复位同理，易不满足建立时间和保持时间。异步复位同步释.
2022-01-23 11:18:36
446
原创 FPGA时序分析与约束【二】
两种触发时序：边缘对其触发时序模型一说明：该模型是当前时钟上升沿触发数据，并在下一个时钟上升沿对该数据进行采集，由于芯片工作发热等原因，会导致数据传输发生波动，其中skew_bre为最小延时，skew_为最大延时。往往这种模型通过fpga自动布线也Hold slack无法满足，因此需要将数据线延时增长或者将时钟线进行缩短，可在时钟线端添加PLL产生相移(如下图)，或者手动调整数据线的布线延时。如果Hold slack无法满足，则将PLL相位左移。注：如果相位右移，则采样沿应.
2022-01-04 13:39:28
390
原创 【FPGA时序分析一】
寄存器时序分析： 一，基本概念：1，时钟偏斜：Tclk2-Tclk12，悲观补偿(clock pessimism):Tclk2最大值-Tclk1最小值3，建立时间门限：Tsu4，建立时间裕量(Setup Slack)：Tsycle(周期时间)+clk2-Tsu-(Tclk1+Tco+Tdata)当Setup>0时，寄存器才能满足时序要求，且当Setup=0时，clk_in达到最大值。二，vivado操作impliment>>rep...
2021-12-29 20:59:36
463
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人