《编码：隐匿在计算机软硬件背后的语言》读书笔记整理总结

0.写在前面

每个与门、或门、与非门都需要 2个继电器，所以，一个异或门需 6个继电器

一个半加器由一个异或门和一个与门构成，所以它要 8个继电器

1个全加器需要两个半加器和一个或门，所以它要 1 8个继电器

8位二进制加法机而言，共需 8个全加器，因而总共是 1 4 4个继电器。

这是半加器

这是全加器
**

1.门

继电器的组合 叫做 逻辑门

逻辑门的工作方式非常简单—让电流通过或者阻止通过。
继电器像开关一样，可以串联或并联在电路中执行简单的逻辑任务。这种继电器的组合叫做 逻辑门。
继电器是通过 放大微弱信号来生成强信号的
继电器可作为一个电流控制而非人工控制的开关
电路是有缓冲器、反向器、四种逻辑门或其他逻辑门组成的复杂电路。

缓冲器的特点是“什么都不做”，其输出和输入是相同的：当输入信号很弱时，可以使用缓冲器，
这是因为这也正是多年前继电器被用于电报当中输入输出的原因。此外，缓冲器也可用于延迟一个信号，
这是因为继电器可能要求多一点儿动作时间，如1秒的几分之一才被触发。

2.异或门

异或门

3.半加器

4.全加器

4.1半加器和全加器的比较

5.八位全加器

其中 进位输出的是高位


16位加法器

6.减法器

正数：补码为其本身
负数：除符号位外，所有位取反（即原码的反码），然后+1（简称为求反加一）

例如：已知一个补码为11111001，则原码是10000111（-7）。因为符号位为“1”，表示是一个负数，所以该位不变，仍为“1”。

其余七位1111001取反后为0000110；再加1，所以是10000111。

引入：
不断借位的减法题目

实现方法！！

上述步骤：
减数求补数---->加上被减数------>加一-------->减去1000

如果：

求253补数---->746

746加上179等于922

922加1减去1000
即为
922-999
不过此时一眼就能看出来 是负数
所以 交换被减数和减数
得： -77

————————————————————————————————————————————————————————

取反 减去一个数 就可以表示为 加上一个数的负数

取反就是求补
这一步就是求补

如果“取反”信号为 0 ，则异或门的 8 个输出和 8个输入是相同的

下面就是减法器

上图中：
**sub:**加/减法转换开关 /0:加法----1:减法
减法：

这一句话的减去100000000 我不清楚 有清楚地老哥可以留个言解释下

因为加法时候 -------> co输出1------> 与0 异或 -----------> 所以为1-------> 灯泡亮

7.反馈

这更像是反相器 一会输出0 一会输出1

振荡器 时钟 晶振

7.1震荡器

7.2触发器

例子：
图中的是或非门 图太小了

7.2.1RS触发器

0 0 保持
R=1----> reset----> Q=0
S=1----->set------->Q=1
1 1 不确定

用与非、或非门都可以组成RS触发器
注意
R------>Q
S------>Q反
又名： 直接复位、置位触发器
缺点：
抗干扰能力差、不能实施多个触发器同时工作


引入了、
同步RS触发器

主从RS触发器
G1、G2、G3、G4组成的触发器---->主触发器
5678组成的------>从触发器
两个触发器时钟------>相反

JK

7.3锁存器

1按下清零----->2Q输出位0------>3A输入8位二进制数------->4与B（00000000）相加
------->5输出Q------->6Q在输入到B-------->7与下一组A相加

如此反复，可以连加很多数

7.4分频器

见资料128页
D型触发器可以做成分频器

7.5计数器

因为每一个触发器的输出都成为下一个触发器的时钟输入。
变化是沿着触发器一级一级地传递的，最后一级触发器的变化必定要延迟一些。
输出端信号已标识为从 Q0～Q7， Q0是第一个触发器的输出。

时钟信号的每个正跳变发生时，一些 Q输出可能改变，另一些可能不改变，但总体上是使原来的结果递增了1。