05课后题概念总结

第五章简答题

为什么称处理器的数据总线是是双向的
数据总线承担着处理器与存储器、外设之间的数据交换，即可以输入又可以输出，故是双向的。

具有三态能力的引脚输出高阻意味着什么
此时相当于连接了一个阻抗很高的外部器件，信号无法正常输出，即放弃对该引脚的控制，与其他部件断开连接。

总线周期中的等待状态是什么工作状态
处理器的运行速度远远快于存储器和I/O端口。处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。等待状态实际上是一个保持总线信号状态不变的时钟周期。

异步时序为什么可以没有总线时钟信号
异步时序是由总线握手联络信号控制，不是由总线时钟控制。

处理器有哪四种最基本的总线操作（周期）
存储器读，存储器写，I/O读，I/O写

8086的输入控制信号的含义：
RESET：复位输入信号，高电平有效。有效时，迫使处理器回到其初始状态；无效时，CPU重新开始工作。
HOLD：总线请求，是一个高电平有效的输入信号。有效时，表示其他总线主控设备向处理器申请使用原来由处理器控制的总线。
NMI：不可屏蔽中断请求，上升沿有效。有效时，表示外界向CPU申请不可屏蔽中断。
INTR：可屏蔽中断请求，高电平有效。有效时表示中断请求设备向处理器申请可屏蔽中断。

8086各个T状态的主要功能

第6章课后题

存储系统为什么不能采用一种存储器件构成？
因为各种存储器件在容量，速度和价格方面存在差异。速度快，单位价格高，容量大，单位价格低但存取速度慢。

存储器的存取时间和存取周期有什么区别？
存取时间是指从读/写命令发出，到数据传输操作完成所经历的时间；
存取周期表示两次存储器访问所允许的最小时间间隔。
存取周期大于存取时间。

DRAM芯片为什么既有行地址又有列地址？
DRAM芯片容量大，芯片小，高集成度，引脚数量少，故其将地址引脚分时复用，即用一组地址引脚传送两批地址，第一批地址称行地址，第二批称列地址。

简述存储系统的层次结构及各层存储部件的特点。

在半导体存储器件中，什么是SRAM，DRAM和NVRAM。

DRAM为什么要刷新？存储系统如何进行刷新？

什么是掩摸ROM，OTP-ROM，EPROM，EEPROM，Flash ROM？

什么是存储器芯片的全译码和部分译码？各有什么特点？

第七章概念

外设为什么不能像存储器芯片那样直接与主机相连？
外设在工作原理，驱动方式，信息格式以及工作速度等方面彼此差别很大，与处理器的工作方式也大相径庭，因此不能直接与主机相连，必须经过一个中间电路。

计算机的两个功能部件，设备之间为什么一般都需要数据缓冲？
数据缓冲用于匹配快速的处理器与相对慢速的外设或两个功能部件速度不匹配的数据交换。

什么是接口电路的命令字或控制字？
处理器向接口芯片相应端口写入特定的数据，用于选择I/O芯片的工作方式或控制外设工作，该数据称命令字或控制字。

为什么说外部中断才是真正意义上的中断？
外部中断是由处理器外部提出中断请求引起的程序中断。相对于处理器来说，外部中断是随机产生的，所以是真正意义上的中断