- 博客(2)
- 收藏
- 关注
RSS订阅原创 【数字IC设计 - 笔试刷题】P2 接口转换电路 (异步读写、串转并)
请用verilog设计一个接口转换电路，接口timing如下图所示，假设clka频率为clkb频率的一半(不同源。注意图中clock关系仅为示意)，且两次有效访问(wra_n有效)的间隔时间足够长。答案仅供参考，如有错误欢迎留言指正~
2023-11-11 23:08:45
43
原创 【数字IC设计 - 笔试刷题】P1 仲裁器电路 (三段式状态机)
使用FSM实现一个仲裁器电路，该电路控制三个请求设备对某种类型资源的共享访问。每个设备通过设置信号r[i]=1来请求资源，其中i = 0, 1, 2，每个r[1]是FSM的输入信号，代表三个设备之一。只要没有请求，FSM就会保持状态IDLE。当发生一个或多个请求时，FSM决定哪个设备接收到使用该资源的授权，并更改为将该设备的g[i]信号设置为1的状态。每个g[i]是FSM的输出。有一个优先级系统，的优先级>的优先级>的优先级，当有多个请求同时发出的时候，优先级最高的获得仲裁权。
2023-11-11 22:17:36
174
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人