I2S协议

I2S(Inter—IC Sound)总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责音频设备之间的数据传输，广泛应用于各种多媒体系于统

I2S总线拥有三条数据信号线：

SCK: (continuous serial clock)  串行时钟

对应数字音频的每一位数据，SCK都有1个脉冲。SCK的频率=2×采样频率×采样位数。

I2S支持的采样频率有8, 16, 24, 32, 44.1(CD 采样频率 ), and 48K(PC支持频率),96K，最大可达192K。支持的采样位数为8/16/24/32 bit

举例计算：

SCLK 频率 = (2 x 16) x 48 kHz = 1.536 MHz

其中,采样位数= 16   采样频率 = 48 kHz.

所以，I2S支持最大频率为12.288 MHz（ 2 x 32 x 192K=12.288M）

WS: (word select)  字段（声道）选择

用于切换左右声道的数据。WS的频率＝采样频率。

字段（声道）选择（WS）

命令选择线表明了正在被传输的声道。

WS为“0”表示正在传输的是左声道的数据。

WS为“1”表示正在传输的是右声道的数据。

WS可以在串行时钟的上升沿或者下降沿发生改变，并且WS信号不需要一定是对称的。在从属装置端，WS在时钟信号的下降沿发生改变。WS总是在最高位传输前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。基本的接口时序图可以参看下图： 

SD: (serial data)  串行数据

用二进制补码表示的音频数据。

I2S格式的信号无论有多少位有效数据，数据的最高位总是被最先传输(在WS变化(也就是一帧开始)后的第2个SCK脉冲处)，因此最高位拥有固定的位置，而最低位的位置则是依赖于数据的有效位数

MCLK，称为主时钟，也叫系统时钟（Sys Clock）

是为了使系统间能够更好地同步，使系统传输更稳定，是采样频率的256倍或384倍

对于系统而言，产生SCK和WS的信号端就是主导装置，用MASTER表示：